"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 4bitfulladder 신호등 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 41-60 / 485건

[디지털논리회로] dash Watch (STOP WATCH) VHDL로 설계하기[쿼터스]

--------------------- 69. VHDL 코딩 --------------------------------------- 610. Simulation ---------- ... (6는 그 때 분주한 것을 참고로 설계에 접목을 시켜 난제를 풀어나갔다. 그런데 이 분주한 것에 대해 친구가 반론이 들어왔었는데 그 친구의 논리는 보드에서 50Mhz를 넣어주게 되 ... 는 것이었다. 그 친구의 논리도 들어보면 맞지만 내가 생각해낸 논리역시 정확하다고 믿었기에 그대로 밀고 나갔다. 나의 논리는 위 코드에서 나와있듯이 50M번을 돌았을 때가 0.01

리포트 | 30페이지 | 2,500원 | 등록일 2009.05.09

다운로드 장바구니
디지털 도어락 및 디지털 시계 및 알람(digital door lock, digital clock) -vhdl 논리설계회로

설계 및 구현1.설계개념최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다. 컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합쳐 가장 ..

리포트 | 48페이지 | 3,000원 | 등록일 2011.06.03

다운로드 장바구니
논리 회로 VHDL 프로젝트 (가산기, 반가산기, 전가산기 소스코드, 사진, 파형, 캡쳐 모두 게재)

VHDL 프로젝트 보고서가산기(adder)디지털 컴퓨터들은 다양한 정보처리 작업을 수행한다. 그 때 여러 가지 산술연산을 만나게 되는데, 그 중 가장 기본적인 산술연산은 두 비트 ... 의 덧셈을 수행하는 조합 회로를 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder: HA)라 한다. 2개

리포트 | 9페이지 | 5,000원 | 등록일 2008.11.18

다운로드 장바구니
논리회로설계실험 - 디코더/엔코더 예비레포트

논리회로설계 실험 예비보고서 #4실험 4. 디코더& 엔코더 설계1. 실험 목표디코더와 엔코더의 원리를 이해하고 3x8 디코더와 8x3 엔코더를 VHDL에서 동작적 모델링과 자료 ... 공통적으로 사용되는 유형의 집적 회로이다. 이진수 디코더는 부호화된 2진수 정수를 부호화되기 전으로 되돌리는 조합논리회로이다.n TIMES 2 ^{n} 디코더는 2진수로 된 n개 ... 엔코더는 디코더의 반대 기능을 수행하는 조합논리회로로, 입력을 특정의 부호로 변환한다. 엔코더에 입력되는2 ^{n}개의 입력 중에서 하나의 입력만이 1이라는 값을 가지고 있을 때

리포트 | 9페이지 | 2,000원 | 등록일 2021.10.09

다운로드 장바구니
논리회로설계실험_디코더/엔코더 레포트

논리회로설계 실험 결과보고서 #4실험 4. 디코더, 엔코더1. 실험 목표디코더와 엔코더의 원리를 이해하고 2x4 디코더와 4x2 엔코더를 응용하여, 3x8 디코더와 8x3 엔코더 ... 를 VHDL에서 동작적 모델링과 자료흐름 모델링으로 설계한 후 시뮬레이션을 통해 확인한다.2. 실험 결과- 실험 1.2x4 디코더를 설계하시오.1) 진리표InputOutputA

리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
[인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

전자기초디지털논리설계 10장 과제1. 실습 제목ModelSim을 이용한 VHDL 실습 과제2. 실습 목표: ModelSim을 이용하여 주어진 조건들을 만족하는 4bit full ... Full Adder의 결선도그림 2: 1 bit Full Adder의 회로도Cout =C _{입력} `=`C _{입력} (A OPLUS B)`+`AB2) 1bit Full ... ’Y’와 같이 XOR 연산을 signal로 정의하여 연산을 수행했다.3) 4bit Full Adder의 VHDL 소스 코드(주석문 포함)그림 4: 4bit Full Adder 소스

리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

다운로드 장바구니
논리회로설계실험 스탑와치(stopwatch) 레포트

논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 ... 차회로는 과거의 입력이 계속 현재의 출력에 영향을 미치는 것으로 위의 그림을 뜻한다고 할 수 있다. 즉 순차회로는 조합회로와 메모리를 합친 것이다.이는 순서논리회로, 프로토콜 ... 던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다. 클록 분주기를 이용하여 실제 분, 초, 1/100초에 가깝게 클록

리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
순차논리회로설계 결과레포트

, VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증하고 실습키트에 동작을 확인한다.[이론내용]▣ 순차논리회로와 상태도▷ 상태도 (FSM ... 의표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog, VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증 ... 전자공학실험3 Chap4 순차논리회로 설계[Section 01]간단한 상태도의 구현[학습목표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog

리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18

다운로드 장바구니
판매자 표지

VHDL을 통해 구현한 ShiftRegister 실습보고서

1.목적(Purpose)이번실습은 FlipFlop을 이용한 Shifter을 설계하는 것으로, Clock과 Enable 그리고 mode에 따라 각각 다른 동작을 하는 회로를 설계 ... 하도록 한다. 또한 rising edge방식을 채택하여 클럭이 rising 될때마다 작동하는 회로를 설계한다.2. 배경이론(Background)1)S-R LatchS-R Latch ... (래치)는 한 비트의 정보를 저장 하는 회로이다. NOR 게이트로 구성하거나 NAND 게이트로 구성하는 두가지 방법이 있으며, 출력이 현재의 input값 뿐만 아니라, 과거의 입력

리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
논리회로설계실험_비교기,MUX,ALU 결과레포트

논리회로설계 실험 결과보고서 #3실험 3. 비교기_MUX_ALU1. 실험 목표비교기, MUX, ALU를 설계해 본 후, 8가지 기능을 가진 ALU를 설계해본다. 시뮬레이션을 통해 ... 와 프로시저 등 하나의 동작원리를 구현하기 위해서 많은 방법들을 익히게 되었다. 다른 것들은 익숙하나 함수나 프로시저를 vhdl에서 구현해보는 것은 처음이었다. 이 때 가장 눈여겨 본

리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

고 있었던, 논리회로들을 직접 코딩을 통해 실제 값을 산출하여, 나오는 파동(wave)을 관찰하고, 값들이 잘 나오는지, 오류는 없는지를 확인한다. 추가적으로, 감산기를 구현 ... (Background)1)Full adder (전가산기)1비트의 2진수를 3개 더하는 논리회로이며, 2개의 값을 직접 입력 받고, 나머지 한 개는 Carry in/out의 값으로, 10진수에서 자리 ... 논리회로도InputOutputXyCarry insumCarry out0*************00110110010101011100111111*Truth table표 1. Full

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
판매자 표지

multiplexer(멀티플렉서) VHDL 실습보고서

로 불러오는 방법을 이용하여 회로를 구성한다.2. 배경이론(Background)1)Multiplexer여러 개의 입력신호중 하나를 선택하여 출력하는 논리회로로, 세가지 값으로 구성 ... -1multiplexer truth tableTruth table을 통해 논리식을 구현하면이 된다. 그리고 이를 회로도로 구현하면, 아래와 같은 회로도가 만들어진다.그림2. 2-1 ... multiplexer내부회로도2)8-1 multiplexer오늘 실습에서 구현하고자 하는 것은 8-1 multiplexer이고, 그 내부를 구성하는 방법으로, 2-1

리포트 | 12페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... ode 체계를 다른 code 체계로 변환하는 논리 회로이다. 보통 입력단자의 개수가 출력단자의 개수보다 적다. 또한 디코더는 enable 신호가 존재해, enable이 active ... LED가 켜지는 원리이다.3.3 Encoderencoder는 출력이 입력보다 적은 bit수를 지니는 code 변환 논리회로이다. 보통 2n개의 입력단자와 n개의 출력단자가 존재

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
논리회로설계실험 라인트레이서 레포트

논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차 ... 회로를 설계하였다. 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다. 또한 VHDL로 작성

리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
논리회로실험) 7 segment 프로젝트 1 예비

논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 엔코더1. 실험 목표디코더와 엔코더에 대해 알아보고 진리표를 설계해본 후, 3 X 8 디코더의 동작적 표현을 if문을 사용 ... 를 최대 2^n개의 서로 다른 정보로 바꾸어 주는 조합논리회로이고, 복호기라고 부른다.- n개의 입력선과 최대 2^n개의 출력 선을 가지며, 입력 값에 따라 선택된 하나의 출력선 ... 을 사용하여 자료흐름 표현으로 수행해 본다.2. 예비 이론(1) 디코더- 데이터를 어떤 부호화된 형으로부터 다른 형으로 바꾸기 위한 회로와 장치를 가리킨다.- n비트의 2진 코드

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

Exp#5. 디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서실험 목표반가산기와 전가산기의 원리를 이해한다.비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 ... 있다.멀티플렉서의 원리를 이해한다.실험 이론가산기가산기는 덧셈을 수행하는 디지털회로이다. 가산기는 여러 진법에 대해서 사용되지만 가장 일반적인 경우 2진수에서 사용된다.좌측의 그림 ... 다. Carry는 자리올림수를 출력한다. 이 회로의 최종값은 2C+S가 된다.전가산기는 한자리 수 이진수를 연산하고 하위의 자리올림수 입력을 포함해서 결과값을 출력하는 가산기이다. 입력

리포트 | 10페이지 | 1,000원 | 등록일 2022.03.03

다운로드 장바구니
논리회로설계실험 BCD가산기 레포트

논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. 그러나 사람이 볼 때에는 2진법 ... egment로 바꿔주는 디코더 논리회로를 설계할 수 있다.카르노맵을 만들 때, BCD 입력에서1010 _{(2)} 이상의 수는 사용하지 않으므로 모두 don't care term ... 를 표기하는 것이 필요한 프로세서나 회로에서 많이 사용된다. 대신, 앞서 언급했듯이 BCD는 16가지 가능한 출력(0000 _{(2)} ~1111 _{(2)}) 중에서 쓰지 않고 버려

리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. VHDL을 사용하여 논리회로를 기술한다.2. Vivado 환경에서 작업을 한다.3. Xilinx Artix-7 ... , 전자회로 과목 복습 및 VHDL 강좌 수강, 툴 설치(VAIVADO)_최신버전, 회로의 대략적인 구상과 동작 원리 파악, coding source 구상 및 검색, 계획 보고서 ... 제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고

리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
판매자 표지

Simple CPU design - vhdl, rtl, 이론 설명 등

Lab 11CPU SpecificationsThe CPU must be able to access 32 8-bit words of RAM. The CPU must have an 8-bit Register (A)The CPU may include additional in..

리포트 | 19페이지 | 4,500원 | 등록일 2025.02.03

다운로드 장바구니
판매자 표지

General CPU design 2 - VHDL code & RTL viewer

Lab 10-1주어진 VHDL code(Page 4)를 사용해서 EC-2 microprocessor를 구현하고 “RTL view” 기능을 이용해서 구현된 결과를 분석하라. 해당 ... the VHDL code is also modified.“program_EC2.mif” 에 명시된 프로그램 두 개를 simulation으로 검증하라. (The last content

리포트 | 35페이지 | 4,500원 | 등록일 2025.02.03

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기