"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 4bitfulladder 신호등 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 101-120 / 485건

23년 상반기 한화파워시스템-전기제어 합격자소서

이내의 종합평가 성적으로 우수상을 수상하였습니다.이 경험을 통해 논리적 근거를 통한 설득의 중요성을 알게 되었고, 팀워크로 이뤄낸 성취감을 깨달았습니다.지원하신 직무와 관련 ... 하여 본인만의 차별화된 경쟁력을 갖추기 위해 평소 노력한 점은 무엇인가요? 구체적인 사례와 경험을 들어 기술하여 주십시오.1) 디지털 시스템 설계 A+VHDL을 이용해 디지털시계 ... ) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기를 설계하고 검증했습니다. Full adder, Register, ALU 등의 단위블록을 조합하는 과정

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 을 검증하기 위해 제작하는 중간 개발물 형태의 집적 회로(IC)이다. 반도체 제조업자 측에서 보면 양산되어 일반적 용도로 사용되므로 범용 IC의 범주에 속하고, 사용자 측에서 보 ... 면 사용자 요구에 맞게 프로그래밍하여 사용할 수 있으므로 주문형 반도체 범주에 속한다.비메모리 반도체의 일종으로, 회로 변경이 불가능한 일반 반도체와 달리 HDL을 이용 하여 여러 번

리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

한다. 베릴로그의 게이트 수준의 회로 모델링에는 and, nand, or, nor, xor, xnor 등의 논리 게이트가 사용되며 0과 1로 구성된 두 개 이상의 입력과 하나의 출력 ... 을 가진다. 위의 모듈 설명과 마찬가지로, 하나의 모듈을 구성할 시에 게이트 프리미티브를 인스턴스한다.[3]테스트벤치(testbench):테스트벤치는 HDL 로 설계한 논리회로 ... 을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
융합전자공학부 편입 자소서 한양대 편입 학업계획서

는 결과물을 만들었을 때 큰 보람을 느꼈습니다.게다가 말씀드리고 싶은것이, 방학 중에는 온라인 플랫폼을 통해 디지털 논리설계, VHDL 기초 강의를 수강하며 디지털 회로에 대한 이해 ... 와 알고리즘 같은 기초 과목을 이수하면서 전자공학의 기초 언어라고도 할 수 있는 수학적 분석 능력을 다질 수 있었습니다. 또한, 선택 과목으로 기초 전자회로와 C언어 프로그래밍, 임베디드 ... 한 센서 제어 시스템을 제작하거나 LED 제어 프로젝트를 진행해보기도 했습니다. 초기에는 시행착오도 많았지만, 스스로 회로도와 데이터시트를 찾아보며 문제를 해결하고 완성도 있

자기소개서 | 4페이지 | 4,000원 | 등록일 2025.06.30

다운로드 장바구니
효율적인 HDL 디버깅을 위한 아키텍쳐 자동 생성 시스템 (Automatic Visual Architecture Generation System for Efficient HDL Debugging)

본 논문은 Verilog HDL이나 VHDL로 설계된 디지털 회로의 구조를 효율적으로 분석하고 디버깅 할 수 있는 ECAD 소프트웨어를 제안한다. 이 소프트웨어는 HDL 코드 ... 를 파싱하여 내부 구조에 대한 정보를 추출한 후 여러 가지 종류의 그래픽 도우미 예를 들면, 배치배선 알고리즘을 적용하여 생성된 계층구조의 논리회로도, 각 모듈을 구성하는 요소 ... architecture implemented in Verilog HDL or VHDL codes. This software firstly elaborates HDL codes so as to

논문 | 7페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... 시킬 수 있다. 초기 설계과정에서 오류 수정이 용이하고 합성에 의한 회로 생성 및 설계 변경 역시 쉽다. 또한 상위 수준의 설계가 가능하고 다양한 설계기법 검색에 의해 최적화에 도달

리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[SSL design] 회로 디자인 및 구현, 시뮬레이션 / 010 탐지(sequence detect) 프로그램 디자인 및 구현

네번째 실습의 첫번째 문제는 주어진 회로 분석을 통해 등식을 도출하여 state diagram 을 완성하고, 본인이 임의로 설정한 input x의 sequence에 맞 ... diagram과 일치하는 가를 알아보는 문제다. 두번째 문제는 내가 직접 SSL을 디자인하는 실습이다. “010”을 탐지하는 회로를 timing diagram과 state diagram ... 으로 표현한 후 쿼터스와 모델심의 시뮬레이션을 통해 알맞은 회로인가 확인한다. “010”을 탐지하는 회로의 작동을 state diagram으로 나타냈다. Initial s

리포트 | 23페이지 | 2,500원 | 등록일 2020.10.08 | 수정일 2020.11.23

다운로드 장바구니
롯데케미칼 합격자소서 (전기직)

었던 디지털 시스템 수업을 청강하여 디지털 논리 회로와 VHDL 코드에 대한 기반을 다지기 위해 노력했습니다. 더불어, 팀원과 시스템 구성에 대해 논의하며 데이터 보안, 저장 등

자기소개서 | 3페이지 | 4,000원 | 등록일 2024.03.24

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

VHDL에 의한 논리 시스템 해석 및 설계12.1 하드웨어 기술언어의 개요하드웨어 기술 언어 (HDL : Hardware Description Language)는 회로 설계 ... imulation하여 동작을 확인 할 수 있을 것.다. Logic system용 소프트 웨어를 사용하여 그 언어를 사용하여 표현된 것을 논리회로로 변환 할 수 있을 것. 그 언어 ... 복잡해져갈 반도체 회로 설계의 미래를 대비하며 회로 설계의 효율성을 증대 시키기 위해 VHDL을 만든 것이다. 반도체를 Design함에 있어 향후 기하급수적으로 늘어갈 Gate

리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

결과 보고서( 기본적인 디지털 논리회로 설계 )제목기본적인 디지털 논리회로 설계실습 목적본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 다가 나의 프로젝트명과 entity 이름을 일치시키지 않아서 컴파일 에러가 뜨는 실수를 하였다.기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 하여 시뮬레이션을 한 후 주어진 논리회로에 대해 미리 작성한 진리표와 비교함으로써 Schematic과 VHDL 설계 결과에는 차이가 없다는 것을 알게 되었다.개인적으로는 VHDL로 코드를 짜

리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
논리회로설계실험 FlipFlop Register 예비보고서

Flip-flop의 종류 중 하나인 JK Flip-flop의 진리표, 특성표, 상태도, 논리 기호, Nor 게이트를 이용한 회로도를 바탕으로 비동기 입력 신호를 제외하여 VHDL ... 1. JK flip-flop의 진리표, 특성표, 상태도, 논리기호, Nor 게이트를 이용한 회로도를 그려보고 이를 바탕으로 비동기 입력 신호를 제외한 VHDL 코딩을 해 본다 ... .진리표와 특성표상태도와 논리기호회로도VHDL 코드소스코드테스트 벤치 코드Waveform실험 2. D flip-flop 4개를 가지는 병렬 레지스터 회로도를 그려보고 4비트 시프트

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
[논리회로실험] 실험11. 디지털 클락

과 목 : 논리회로설계실험과 제 명 : 디지털 시계 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.11.Introduction이번 ... 실험에서는 VHDL을 이용하여 간단한 디지털 시계를 설계한다. 알람이나 타이머 같은 기능은 없이 순수하게 시간의 흐름만 확인할 수 있는 시계이다. 시계는 7-segment ... display를 통해 확인한다. 추가적으로 LCD창을 통해서도 확인해본다. 이번 실험을 통해서 분주회로에 대해 복습하고, 간단한 순차회로 설계에 대해 학습할 수 있다. 그리고 7-s

리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
09 논리회로설계실험 예비보고서(fsm)

논리회로설계 실험 예비보고서 #9실험 9. FSM1. 실험 목표FSM의 개념에 대해 이해하고 Mealy machine과 Moore machine의 차이에 대해 알아본다.회로 ... 되거나 어떤 출력을 갖는 기계이다. 순차회로를 제어하는 데 쓰이며, 밀리 머신과 무어 머신으로 구분된다.(2) Mealy machine회로의 출력 신호가 현재 상태들과 입력 신호에 의해 ... 결정되는 형태의 순차회로. 외부로부터 들어오는 입력신호도 출력신호에 영향을 주는 회로.입력신호 조건에 따라 여러 개의 출력 신호를 가질 수 있으며 자유도가 높은 상태도 구현이 가능

리포트 | 6페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
논리회로설계실습-FSM-예비보고서

논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계 - FSM실험 목표FSM의 두 종류인 밀리 머신과 무어 머신에 대하여 이해하고 VHDL에서의 사용법을 이해한다. 하드웨어 ... 며 논리 회로가 타이밍에서 벗어나는 것 등으로 본래 필요 없는 부분에 발생하는 펄스로서 컴퓨터의 오동작의 원인이 된다.ChatteringChattering 은 전자 회로 내의 스위치 ... 의 작동에서 나타나는 오류인 glitch와 chattering, bouncing에 대하여 알아본다. 이 후 무어 머신을 사용하여 커피 자판기 작동을 VHDL로 코드를 작성해 본 후

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록 ... 를 수행하였다. 순차회로에서 수행한 내용들이 stopwatch를 구현하는데 많이 사용되었으며 카운터 설계, finite state machine 설계 등이 있었다. 이와 같은 과제

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
충북대 2020년 디지털공학 중간고사

를 BCD(binary coded decimal) 로 표현하세요.2. A=10110, B=01101 일때 2’s complement를 사용하여 A-B 를 구하시오.3. 의 논리회로를 그리 ... 시오.7. 3번문제 논리함수 f를 VHDL 의 entity 문을 기술하시오.8. 7번에 이어서 behavioral architecture 문을 기술하시오. ... 시오.4. 3번문제 논리함수에 대하여 를 구하시오.5. 3번문제 논리함수 f를 Karnaugh map 으로 나타내시오.6. 3번 문제 논리함수 f의 Truth Table로 나타내

시험자료 | 1페이지 | 1,500원 | 등록일 2020.05.04

다운로드 장바구니
VHDL 설계 실습 보고서 (전감산기 설계)

과는 반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다. 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계 ... VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 설계실습 목적전감산기는 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것 ... }} B _{i} + bar{X _{i}} Y _{i}3. 위의 논리식을 기본 게이트를 이용하여 전감산기의 회로도(schematic)를그려라.전감산기의schematic설계1. 전감산

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현 방식을 이해한다.2. 실험 결과 및 분석1 ... 다.3. 토의실험 1에서는 code converter를 구현하였다. 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.2. 관련 이론1 ... ) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. 대표적으로 n-to-2^{ n} binary

리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 다. 이는 [그림 15]의 adder/subtractor unit을 통해 구체적으로 구현된다.실험 4)에서는 실험 1) ~ 3)의 회로를 VHDL로 설계하고 FPGA로 구현 ... 하였다. VHDL로 설계시 실험 에서 사용할 수 있는 TTL 소자의 개수 및 종류와 fan-in, fan-out을 고려하여 처음 설계한 회로를 변 형할 필요가 없으므로 매우 편리하다. 남은 실험과 텀프로젝트에 대비하여 VHDL에 대해 충분히 숙 지할 필요가 있을 것 같다.

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기