"디지털논리 fpga"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털집적회로 verilog 디지털시계 FPGA 게임 디지털논리 fpga 성결대 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리 fpga" 검색결과 121-140 / 237건

서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code ... watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)2주차예비

소프트웨어로 게이트어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 ... PreliminaryReport주 제: Lab#02 『HBE-ComboⅡ-SE』 board,『Xilinx Spartan3』 FPGA chip,『ISE』 digital design ... 보다 동작속도가 느리다.다. FPGA(Field programmable gate array)이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)2주차결과

로 게이트어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습 ... PostReport주 제: Lab#02 『HBE-ComboⅡ-SE』 board,『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool지도 ... 가 느리다.다. FPGA(Field programmable gate array)이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작

리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

언어에 의한 논리소자의 표현논리소자는 디지털 입력을 받아들여 처리한 후 그 결과를 출력으로 내보내는 소자이다. VHDL에서 입력단자와 출력단자는 Entity 문장내에서 표현되고 처리 ... VHDL에 의한 논리 시스템 해석 및 설계12.1 하드웨어 기술언어의 개요하드웨어 기술 언어 (HDL : Hardware Description Language)는 회로 설계 ... imulation하여 동작을 확인 할 수 있을 것.다. Logic system용 소프트 웨어를 사용하여 그 언어를 사용하여 표현된 것을 논리회로로 변환 할 수 있을 것. 그 언어

리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
판매자 표지

마이다스IT 자기소개서

로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했 ... , 프로그래밍, 운영체제, 기초회로설계, FPGA 디지털 설계 등 하드웨어와 소프트웨어를 골고루 학습하였습니다. 4학년 때에는 수업시간에 배운 내용을 기초로 정보처리기사를 취득 ... , 기초회로설계, FPGA 디지털 설계 등 하드웨어와 소프트웨어를 골고루 학습하였습니다. 4학년 때에는 수업시간에 배운 내용을 기초로 정보처리기사를 취득하였습니다.무엇보다 저

자기소개서 | 4페이지 | 8,000원 | 등록일 2018.03.29

다운로드 장바구니
논리설계 및 실험 전자시계 결과보고서

Project 작동 법 사용한 회로 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등 ... 002분반(화요일)논리회로 설계 및 실험23조 Term Project 결과 보고서(전자 시계)Dept. of Computer Science & Engineering/Pusan ... 을 이용하여 전자시계에 필요한 기능(Counter,분주기 등) 구현 및 최종 목표인 전자시계 구현매뉴얼FPGA보드 기능현재 시계현재 시계에서 A버튼을 누를 시 다음 모드(세계 시계

리포트 | 9페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... - Lab#02 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교 ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Lab#02 [HBE-ComboⅡ-SE] board [Xilinx Spartan3] FPGA chip [ISE] digital design tool

Post-Lab ReportLab#02[HBE-ComboⅡ-SE] board[Xilinx Spartan3] FPGA chip[ISE] digital design tool담당 교수 ... . Conclusion187. Referrence18IntroductionPurpose of this labXilinx ISE의 설계방법을 익히고, Scematic설계를 통해 논리회로를 구현 ... 이 나올 경우 High값을 출력하는 논리연산이다. 논리 곱으로 표현이 된다. 진리표와 Symbol은 아래와 같다.ABX000011101111Materials

리포트 | 18페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

어 그 때 reset 버튼을 누르면 둘 다 1의 값을 가지게 되어 clear 단자가 작동한다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트 ... 를 저장하기 위한 디지털 논리회로를 말한다. 하나의 데이터 입력과 Clock 입력, 하나의 출력을 가지며 출력 신호 변화는 Clock과 동기되지 않는다. 회로에서 입력이 시작되면 입력 ... 1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤

리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... .Ⅴ. 결론 (Conclusion)이번 실험에서는 FPGA에 연결하여 직접 눈으로 그 연산결과를 확인해보는 실험이었다. 특히 두 가지 종류의 코드(논리 게이트들의 schematic ... 를 FPGA를 이용하여 구현한다. 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다.2. 배경 지식

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

Pre-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴-담당 교수담당 조교실 험 일학 ... 디바이스에 있는 데이터로 FPGA 동작AND Gate- 출력은 논리 입력의 곱과 같음.- Truth Table- 두 입력에 임의의 파형을 넣었을 때의 결과Materials ... )Introduction (실험에 대한 소개)Purpose of this Lab : Xilinx ISE를 이용하여 Schematic 설계를 한다. 이는 기본적인 논리 회로를 설계해보고 이

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

, Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... . 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해 ... Table of Full SubtractorMuxN개의 Input Data를 입력 받아, 그 중 하나를 선택하여 Output으로 출력하는 논리 회로.Logic Diagram of

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용. ... 가능하나, 정밀한 dB제어는 불가능하다. 주파수 대역의 Pulse 신호를 입력하여, 해당 주파수의 소리를 출력한다.음계에 따른 주파수ToolsLaptop - ISE Digital ... Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
기본 게이트 설계 예비보고서

Logic)와 FPGA의 복합성과 구조적 특징을 지닌 논리 소자이다.CPLD는 내부 여러 개의 LAB(Logic Array Block)와 LAB의 연결선인 PIA(Programmable ... 용 가전기기에도 사용된다.2) FPGA : FPGA의 응용으로 디지털 신호 프로세서 (DSP), 소프트웨어로 정의된 라디오, 우주과학과 방어 시스템, 주문형 반도체 (ASIC) 초기 ... 과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 20논리회로설계

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

, Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia. ... , CLK = Clock.DCLKQ0Rising01Rising1The above is Truth table of D Flip-flop.ToolsLaptop - ISE Digital ... Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia. ... MachineDiagram of Mealy MachineToolsLaptop - ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE ... Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Moore MachineAdd SourceSource CodeReset

리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
논리설계및실험텀프로젝트 전자시계 제안서

, 추진 일정과 방법 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등을 이용하여 전자시계 ... 002분반(화요일)논리회로 설계 및 실험23조 Term Project 제안서 (전자시계)Dept. of Computer Science & Engineering/Pusan

리포트 | 6페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

와 K가 모두 1인 때를 제외하고는R-S F/F의 동작과 똑같다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로 ... 1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... , FPGA를 사용하여 Bread Board와 7-segment를 이용하여 동작을 확인한다.2. 설계 준비물- FPGA 보드(Altera DEO nano), 연결보드(FPGABread

리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
판매자 표지

2017 상반기 마이다스아이티 자기소개서, SW연구개발직

재밌었고, 교육용 보드로 여러 가지 센서를 제어 해보는 것도 재밌었습니다.하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL로 FPGA ... , 프로그래밍, 운영체제, 기초회로설계, FPGA 디지털 설계 등 하드웨어와 소프트웨어를 골고루 학습하였습니다. 4학년 때에는 수업시간에 배운 내용을 기초로 정보처리기사를 취득 ... 를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했

자기소개서 | 3페이지 | 5,000원 | 등록일 2017.02.20 | 수정일 2017.03.01

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용 ... 를 구현하고 이를 FPGA를 이용하여 구현한다. 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다.2. 배경 지식 ... 이다. 하위 모듈들이 상위 모듈과 연결되어 있으며 각 모듈들은 하나의 체계를 가진다.다. Gate primitive modeling기본적인 구조는 논리 게이트들의 조합

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기