"디지털논리 fpga"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털집적회로 verilog 디지털시계 FPGA 게임 디지털논리 fpga 성결대 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리 fpga" 검색결과 101-120 / 237건

fpga란

디지털 회로 설계HW#3목차fpga란?fpga 구조CLBInterconnectionIOBfpga의 동작SRAM 프로그래밍Anti-fuse 프로그래밍EPROM 프로그래밍참고문헌 ... switch)로 구성되어 있다. 배선의 길이는 디지털 회로의 동작 속도에 큰 영향을 미치므로, FPGA의 구조에서 중요한 역할을 차지한다.I/OB(input&output block)I ... FPGA란?FPGA (Field Programmable Gate Array) 는 PLD(Programmable Logic Device) 와 프로그램이 가능한 내부선이 포함된 반도체

리포트 | 13페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. 실험 목적1) TTL의 동작 원리를 확인한다.2) 주어진 진리표를 논리식으로 최적화한다.3 ... ) 논리식을 TTL로 구현하여 그 동작을 확인한다.4) Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.2. 관련 이론1) TTL (Transistor ... Transistor Logic)반도체를 이용하여 구현한 논리회로의 한 종류이다. 고속용, 저전력용 등 용도에 따른 다양한 종류의 TTL이 있다. 동작속도가 빠르지만 소비전력이 크

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험_2 Digital logic gate

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... 가 최소화 될 수 있음을 확인한다.- Wired OR logic의 특성과 활용 방법을 익힌다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다. 이 과정에서 사용 ... 되는 설계도구의 사용방법을 단계적으로 익힌다.3. 이론logic signals and gates디지털 논리회로에서 bit 표현에 사용되는 논리값 0(low)과 1(high)은 활용

리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

다운로드 장바구니
디지털시스템실험 2주차 결과리포트

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목 ... Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션실험목표① Verilog의 사용법을 익히고 실습을 통해 작동원리를 파악한다.② FPGA가 무엇인지 알 수 있 ... 다.③ 기본적인 논리 연산자의 의미와 그것의 기호에 대해 알 수 있다.④ 주어진 논리표에 따라 코드를 작성하고, 코드에 대한 Testbench를 하여 시각적으로 확인한다.실험결과(1) 코드

리포트 | 4페이지 | 1,500원 | 등록일 2018.01.02

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 ... 로 바뀌게 된다. 다음 그림은 이 J-K 플립플롭을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 J-K 플립플롭이 사용된 카운터로 3비트 2진 카운터라고 한다.Q0 ... 플립플롭에 연결되는 클럭은 외부의 입력이며, 위에서 사용한 플립플롭은 클럭의 Falling Edge( High에서 Low로 바뀌는 순간 )에 동작한다. 위의 논리 회로의 결과

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
FPGA(field programmable gate array)과 ASIC

FPGA(field programmable gate array, 필드 프로그래머블 게이트 어레이)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 미리 ... 에서 디지털 연산 태스크를 개발한 후, 컴포넌트 와이어링 방식에 관한 정보를 포함한 구성 파일 또는 비트 스트림에 컴파일한다. 또한 FPGA는 완벽하게 재구성 가능하며 다른 회로 구성 ... 을 재컴파일하면 즉각 새로운 “특성”을 지니게 된다. 과거에는 디지털 하드웨어 설계에 깊은 지식이 있는 엔지니어들만이 FPGA 기술을 사용할 수 있었다. 그러나 하이 레벨의 디자인 툴

리포트 | 10페이지 | 2,000원 | 등록일 2017.01.02 | 수정일 2017.01.09

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

디지털논리회로실험결과 보고서[8주차]실험 7. Finite State Machines1. 실험 개요1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... ) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션이번 실험에서는 schematic으로 그린 회로를 키트에 FPGA로 구현하지 않고, 시뮬레이션으로 그 동작

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.2. 관련 이론1 ... ) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. 대표적으로 n-to-2^{ n} binary

리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... ]실제 회로를 구현하는 것이 매우 복잡하므로 Xilinx schematic으로 회로를 그린 후 FPGA로 구현 하였다. 이때, x2~x0는 DIP_SW[2] ~ DIP_SW[0 ... 다. 이는 [그림 15]의 adder/subtractor unit을 통해 구체적으로 구현된다.실험 4)에서는 실험 1) ~ 3)의 회로를 VHDL로 설계하고 FPGA로 구현

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[9주차] DIGITAL CLOCK

과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 ... 를 위해, DIGIT 표시방식인 SEGMENT와 FPGA 보드에서 나오는 4Mhz의 오실레이터clock의 분주를 이해하고 Xilinx tool과 RoV-Lab의 연결을 통해 실제로 구현 ... - Digital Clock7조 ( 유광위 / 박석호 )0. PurposeFPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이

리포트 | 13페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... 를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

– Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 에서 항시 방출되는 전자를 형광체에 충돌시켜 자체적으로 발광하는 소자를 사용한다. 따라서 하나의 도트마다 자체 발광하여 출력하는 장치라 할 수 있다.Write from FPGA to ... LCDRead from LCD to FPGA명령어VFD는 명령을 받아서 실행하기까지 Delay가 필요하므로, 다음 명령을 보내기 전에 충분히 대기하거나 이전에 전송한 제어 코드

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
고려대 디지털시스템실험 (9주차 RAM)

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2017 전기전자공학부이름 : 박정훈학번 ... 화하는 Hardware Procedure를 말하며 ROM, PLA, PAL, CPLD(Complex Programmable Logic Devices), FPGA(Field ... 은 레지스터 형입니다. 따라서 좌변에는 레지스터 형만 올 수 있으며 생략할 수 없습니다. 우변에는 레지스터, Wire,Parameter 형을 모두 사용할 수 있으며 산술.논리.조건 연산식

리포트 | 8페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
PLD조사

의 합(sum of product)의 형식으로 된 조합논리함수를 구현 할 수 있다. PLD의 경우 프로그램에 의한 내부 회로를 구성하기 때문에 기존의 TTL을 사용하는 회로들 보다 ... 의 비용이 비교적 적게 들고 속도의 성능이 빠른 편이다.GAL ( Generic Array Logic)은 PLD의 일종으로 롬과 같이 내부에 논리 게이트를 프로그램 하여 사용할 수 있 ... 할 수 있다PLA ( Programmable Logic Array)는 AND 배열과 OR 배열의 두 구조로 나뉘어 지는데 , AND 배열은 입력에 관한 어떤 논리곱을 표현할 수 있

리포트 | 2페이지 | 1,000원 | 등록일 2017.11.24

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

결과 보고서( 기본적인 디지털 논리회로 설계 )제목기본적인 디지털 논리회로 설계실습 목적본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과Schematic설계1 ... . [그림 3-14]와 같은 회로의 진리표를 [표 3-6]에 작성하라.[표 3-6] 기본 실습 논리회로의 진리표ABCF1F20

리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
텀 Digital Clock

목표1.1. FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계1.2. FLIP-FLOP과 REGISTER등을 이용하여 전자시계에 필요한 기능

리포트 | 20페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
VHDL을 이용한 Digital Clock(디지털 클락) 코드 및 보고서입니다.

buzzer가 울리는 VHDL 모듈을 설계하고 이를 FPGA키트를 이용하여 구현한다.2. Project Proposal1. Digital Clock- 시, 분, 초를 표시 ... 1. Project Purpose이번 프로젝트의 목적은 7-segment를 이용하여 시, 분, 초를 나타내는 Digital Clock과 분, 초, 1/100초를 이용하여 초시계 ... 를 구현한 Digital Countdown과 Additional로서 스위치를 통해 Digital Clock과 Countdown을 선택하고 또 다른 스위치를 누르는 동안 Pause 및

리포트 | 13페이지 | 3,000원 | 등록일 2017.05.23

다운로드 장바구니
01-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... 과 프로그래머블 로직의 형태를 이해하고 이를 통해 기본 게이트를 설계할 수 있다.2. 예비 이론(1) CPLD, FPGA란?프로그래머블 로직은 크게 두 종류로 나누어지는데 첫째

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
경희대학교 논리회로 레포트

) 디지털.3) 논리회로.4) HDL의 정의, 종류.5) CAD Tools.6) IP.7) FPGA.8) SoC.9) 시뮬레이션.-------------------------------- ... 에서 아날로그와 구분된다.2) 디지털 : 디지트(digit)는 사람의 손가락이나 동물의 발가락이라는 의미에서 유래한 말이다. 아날로그와 대응하며, 임의의 시간에서의 값이 최솟값 ... 논리회로(정 연 모 교수님) / 제출일 : 2012. 09. 13.Homework #0 /=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=

리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기