"디지털논리 fpga"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털집적회로 verilog 디지털시계 FPGA 게임 디지털논리 fpga 성결대 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리 fpga" 검색결과 181-200 / 237건

FPGA와 Verilog를 이용한 co-simulation과 co-emulation.

and ASICi) FPGA FPGA(field programmable gate array)은 programmable 논리 요소와 programmable 내부선 ... 하여 프로그래밍할 수 있다. 대부분의 FPGA는 programmable 논리 요소에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있다. programmable ... 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후에 소비자/설계자

리포트 | 5페이지 | 4,000원 | 등록일 2009.12.24

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호#1. 설계 목표-. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계 ... 는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

FPGA를 이용한 디지털시스템 설계 REPORTMUX , Decoder , Comparator 설계1. 실험목표이번 실험의 목표는 4-to-1 MUX , 2-to-4 Binary ... 하는 것이다.MUX는 Multiplexer의 줄임말로 선택 입력신호에 의해 여러 개의 입력 중에서 하나를 선택하여 출력하는 논리회로이다. 다중 입력 데이터를 단일 출력하므로 데이터 ... 의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보낸다.디지털회로에서는 보통 정보들을 이진(binary)코드로 표현하는데 n-bit 이진

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
서강대학교 전자공학과 4학기(2학년 2학기)의 디지털논리회로실험 레포트입니다

과 활용 방법을 익힌다.(4) FPGA를 이용해 간단한 논리 회로를 구현하고 동작을 확인한다.1. 제목Lab 3. Decoders and Encoders2. 실험 목적(1) 일반적인 ... 1. 제목Lab 2. Digital Logic Gates2. 실험 목적(1) TTL 및 CMOS logic gates의 동작 원리를 확인한다. Logic level과 noise ... margins, 그리고 fanout에 대해 이해한다.(2) Gates를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.(3) Wired OR logic의 특성

리포트 | 9페이지 | 2,000원 | 등록일 2011.03.27 | 수정일 2021.09.20

다운로드 장바구니
디지털 도어락 및 디지털 시계 및 알람(digital door lock, digital clock) -vhdl 논리설계회로

matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합쳐 가장 상위의 모듈에서 이 컴포넌트들을 관리한다. 2.구현 방법 & 결과의 구조 및 구성모드 ... 의 구현가장 먼저 모드를 구현하는데 모드는아무것도 안하는 기능을 하는 menu모드 , 문열기 모드 , 도어락 비밀번호 설정 모드 , 디지털 시계모드 , 디지털 시계설정모드, 알람

리포트 | 48페이지 | 3,000원 | 등록일 2011.06.03

다운로드 장바구니
토비스 연구개발 회로 설계 필기 합격자소서 입니다. 합격당시 취업상태로 면접은 참여하지 않았습니다. 서류는 넣은 후 한참 뒤에 합격 연락 왔습니다.

고 싶은 저는 아날로그 학부 연구생 활동을 마친 후, 전공 공부를 하고, 반도체 설계 산업기사를 취득하였습니다. 전자회로, 논리회로를 자발적으로 복습하였고, 졸업 후에는 상공회의소 ... 겠습니다. 현재 비록 FPGA를 다루지는 못하지만, 펌웨어 수업을 들으며 프로그래밍 실력을 열심히 키웠습니다. 이를 바탕으로 부족한 부분을 빠르게 보완하겠습니다.장래희망제가 할 분야 ... 의 아날로그, 디지털을 구분하지 않고 원하는 기능을 능숙하게 설계할 줄 아는 엔지니어가 되고 싶습니다.한 분야에 집중하여, 제 직업에서 전문가가 되고 싶습니다. 회사에서 목표로 하

자기소개서 | 3페이지 | 3,000원 | 등록일 2017.03.02 | 수정일 2017.04.03

다운로드 장바구니
판매자 표지

2016년 하반기 sk텔레콤 자기소개서

설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우 ... 이 많았고, 배우고자 하는 욕심도 많았습니다. 소프트웨어에 관심이 많았던 저는 코딩하는 게 재밌었고, 자신 있어 했습니다. 하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성 ... 까지 완성을 못했습니다. 실패의 요인 중 하나는 주어진 교육용 FPGA 키트의 기능을 다 쓰려고 하다 보니 너무 복잡해지고 규모가 커졌습니다. 욕심이 너무 컸던 겁니다. 많은 시간

자기소개서 | 6페이지 | 5,000원 | 등록일 2016.10.17 | 수정일 2017.09.21

다운로드 장바구니
기본논리회로 및 부울대수, 회로의 간소화 및 Exclusive OR회로

하여 시뮬레이션하고 그 결과를 확인 할 수 있다는 장점을 확인 할 수 있는 실험이 되었습니다.8.References건국대학교 vlsi홈페이지의 핸드아웃 자료디지털 논리와 컴퓨터 설계 ... 하여 시뮬레이션하고 그 결과를 확인 할 수 있다는 장점을 확인 할 수 있는 실험이 되었습니다.8.References건국대학교 vlsi홈페이지의 핸드아웃 자료디지털 논리와 컴퓨터 설계 / M ... 1.Title기본논리회로 및 부울 대수회로의 간소화 및 Exclusive OR회로2.Name3.Abstract1) 기본적인 논리 요소인 Gate(AND / OR / NOT

리포트 | 75페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
FPGA(Field Programmable Gate Arrary)에 대하여 디지털회로실험 보고서

디지털회로실험-FPGA(Field Programmable Gate Arrary)□ FPAG(Field Programmable Gate Arrary)의 개념FPGA는 Field ... 이 일반적으로AND - OR 게이트로 된 구조적인 어레이를 취함에 따른 회로 구현의 효율성이 낮은 것에비하여 다양한 형태의 디지틀 회로를 구현할 수 있는 논리 및 연결 구조로 인하 ... 여 고성능의회로를 구현할 수 있게 한다.FPGA의장점-강력하고유연한embedded SoC를간편하게구현할수있다.-기존의방식보다보다저렴하면서더나은성능으로디지털신호처리

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
가산기 실험레포트

1.Title기본논리회로를 이용하여 반가산기, 전가산기를 구성하고응용된 회로를 만들어본다.2.Name3.Abstract1) 반가산기 설계2) 전가산기 설계3) 4 Digit ... 00000001100101001101100101010111001111113) 4 Digit Adder 중 2 Digit Adder전가산기를 응용하여 만드는 논리회로로다른이름으로는 n(2)bit 병렬가산기라고 한다.전가산기의 캐리 ... 와 FPGA를 구동시켜 확인한 결과, XOR,AND,OR등의 논리소자를 이용하여 실제 회로 만든 가산기로 진리표를 직접 작성하여 기존의 진리표와 비교하니 일치함을 확인

리포트 | 20페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
VHDL를 활용한 EE ATM 설계하기

EE ATM- 디지털논리회로실험 프로젝트 최종 보고서 ?2012 . 12. 038 조성 명신준식, 공경보소 속전자공학과학 년2학년학 번20091522, 20091468담 당 교 ... 이 만들어지려면 전자공학의 디지털 논리 설계가 꼭 들어가야 하는데, 이는 시스템 설계에 매우 중요한 부분을 차지한다. 그래서 우리는 무인시스템에 디지털 논리설계를 인용해 보고자 ATM ... (Automatic Teller Machine)을 설계하고자 한다. 이를 통해 디지털 회로 설계의 실생활에서의 활용을 경험해보고 개선사항을 제시함으로써 한 단계 더 발전한 ATM

리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11

다운로드 장바구니
Quartus

이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어서 논리 합성을 한 다음 실제 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 디지털 ... 이 가능한 논리 소자(CPLD)와 현장 프로그램이 가능한 게이트 머레이(FPGA)를 프로그램하기 위한 ALTERA사의 자산 하드웨어 기술언어이다. ALTERA사의 quartus ... 0. QuartusⅡALTERA사는 논리 회로의 설계와 시뮬레이션 기능을 지닌, 소프트웨어군 QuartusⅡ를 제공한다. QuartusⅡ는 하드웨어 기술 언어 설계의 분석과 합성

리포트 | 1페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... . FPGA board에 설계한 코드를 load한 후 회로로 구현하여 곱셈기의 동작을 눈으로 확인하여 본다.vhdl에 대한 기본적인 설명- HDL은 Text editor, Compiler

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
xilinx

업체에 주문한다 .회사 소개 회사명의 기원 자일링스 (Xilinx) 이름은 FPGA 을 나타냄 : 두개의 X 는 논리 클러스터를 나타내고 linx 는 논리간의 고리와 배선을 나타냄 ... 에만 전념 . R D 에 중점적인 투자가 이루어짐에 따라 , 고객사 요구에 따른 대응이 발빠른 것이 자랑 . FPGA(field programmable gate array)메모리 ... : 디지털타임스 2003.2 팹리스의 사업영역 팹리스 회사의 제품별 구성비 ( 단위 : 억불 ) 팹리스 반도체 회사는 정보통신산업 전반에 걸친 다양한 사업영역을 가지고 있음 팹리스

리포트 | 13페이지 | 3,000원 | 등록일 2012.01.28

다운로드 장바구니
vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현

1. PurposeXilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다.2. Problem ... Statement① Describe what is the problem.주어진 entity로 디지털 시계를 설계하며, pin할당 역시 주어진 pin table을 참고하여 할당 ... you solve the problem.Xilinx Pace 메뉴를 사용하여 주어진 pin을 매칭시키고, Configure Device메뉴를 이용하여 FPGA킷에 프로그래밍 할

리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12

다운로드 장바구니
dmac final report

우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 디지털 논리 회로 2 – Term ProjectDirect Memory Access Controller최종 결과 보고서컴퓨터공학과1. Introduction과제를 하게 된 동기 ... 과목에서도 잠깐 다룬 적이 있으나, 본격적으로 verilog를 배우기 시작한 것은 2학기 때부터라고 할 수 있을 것이다.디지털논리회로2에선 verilog도 배웠지만, 여러가지

리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29

다운로드 장바구니
판매자 표지

2016 삼성전자 DS부문 메모리사업부 자기소개서

었습니다.하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 ... 에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. 하지만 마감일까지 완성을 못했습니다. 실패의 요인 중 하나는 주어진 교육용 FPGA 키트의 기능을 다 쓰려고 하다 보니 너무 복잡

자기소개서 | 4페이지 | 5,000원 | 등록일 2016.05.16 | 수정일 2017.02.28

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... gates앞서 A=B의 경우와 마찬가지로, 최적화를 시킨 회로이다. Bubble shift를 통해 같은 Function을 하도록 구현하였다. (A>B)의 경우는 FPGA

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
신의손) 노벨리스코리아 합격 이력서 및 자기소개서

, Traffic board and FPGA2012 Digital System Design- Implement a moving object using a hardware ... newspaper(projects)2011 Digital Systems- Design digital systems for the output item of 1500 won after ... , BJT, MOSFET2012 Electronic Circuit Experiment 2- Design digital hardware using A/D Convert Board

자기소개서 | 8페이지 | 3,000원 | 등록일 2014.08.18

다운로드 장바구니

이전10개 3 4 5 6 7 8 91011 12 다음10개

파워링크

신청하기