"디지털논리 fpga"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털집적회로 verilog 디지털시계 FPGA 게임 디지털논리 fpga 성결대 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리 fpga" 검색결과 21-40 / 237건

Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado Design ... ) Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다2) Field Programmable Gate Array(FPGA) board의 용도 및 ... Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다. ... 는 DIO0, Y는 DIO1, Z는 DIO2이고 F는 DIO4이다.이 회로를 FPGA를 통해 구현한 후, Digital Reader를 통해 출력값을 읽어보면그림26측정한 출력값을 토대 ... 로 다yDAQ에 연결하였다.그림33그림34 – 좌상단부터 00, 01, 10, 11Digital Writer를 이용해 DIO0와 DIO1에 디지털값을 입력해주었더니,표7의 진리표에 맞

리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder

adder3. 고찰이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를 작성하고 FPGA를 통해 검증을 하는 실험이었다. 저번 실험이 논리 게이트 였다면, 이번 실험 ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 결과-half adder-full adder-4bit ... 은 심화버전인 half adder, full adder, 4bit adder를 직접 구현해 보았다. ‘디지털 공학’ 수업에서 배운 half adder 와 full adder

리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

을 바꿔 나타난 것이 FPGA이다. AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

이다. AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 셀의 집합으로 이루어져있 ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정

리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차 결과보고서

다. Subtractor(감산회로)는 어떤 수의 2’s complement를 더함으로 구현하거나 subtractor의 구현을 통해 수행할 수 있다.ALUs(연산회로)는 여러 연산 및 논리 ... 해 Comparator를 구현해보고 그 동작을 확인한다. 또한 FPGA에 내장 되어있는 소자인 COMPM4를 이용해 그 기능을 확인한다. Half-adder를 구현해보고 ISE를 이용

리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
FPGA를 이용한 초음파모터의 PC기반 디지털 제어기 개발 (Development of PC based Digital Controller of Ultrasonic Motor Using FPGA)

할 수 있는 PC기반 8채널 USB통신 초음파모터 디지털 제어기를 제안한다. 제안한 제어기는 FPGA를 사용한 디지털 논리에 의해 각각의 파라미터를 실시간으로 조절할 수 있을 뿐 ... - using FPGA. The proposed DMC can control parameters directly by digital logic through a FPGA ... 본 논문에서는 FPGA를 사용하여 진행파형 초음파모터의 2상 입력 전원 전압의 주파수, 전압, 전압차 및 2상 간의 위상차 조절이 가능하고, 최대 8대의 초음파모터를 동시에 제어

논문 | 10페이지 | 무료 | 등록일 2025.07.09 | 수정일 2025.07.11

다운로드
비선형 패턴 분류를 위한 FPGA를 이용한신경회로망 시스템 구현 (Implementation of a Feed-Forward Neural Network on an FPGA Chip for Classification of Nonlinear Patterns)

에 가중치 값들을 저장하여 사용한다. 예로서, AND와 XOR 논리의 패턴 구분이 수행된다. 실험결과를 통해 FPGA에 구현된 신경회로망이 잘 작동하는 것을 검증하였다. In ... 본 논문에서는 비선형 패턴 분류를 위해 FPGA 칩에 신경회로망을 구현하였다. 병렬처리 연산을 위해 순방향 신경회로망이 구현 되었다. 신경망의 학습을 off-line으로 한 다음 ... this paper, a nonlinear classifier of a feed-forward neural network is implemented on an FPGA chip

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
디지털공학개론 ) 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도를 나열해보자.

개의 트랜지스터를 포함하는 IC를 의미한다. 이러한 IC는 간단한 논리 회로, 플립플롭, 게이트 등과 같은 기본적인 디지털 기능을 수행할 수 있다. 1) 기본 논리 연산: AND ... , OR, NOT 게이트와 같은 기본적인 논리 연산 회로에 사용된다. 2) 플립플롭: 플립플롭은 데이터 저장이나 상태 유지에 사용되는 기본적인 디지털 회로로, 소규모 집적 IC ... 디지털공학개론 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도를 나열해보자. 디지털공학개론 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도를 나열해보

리포트 | 5페이지 | 5,000원 | 등록일 2024.10.24

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 7segment(fnd)

Unit)산술 논리 장치(arithmetic logic unit)는 두 숫자의 덧셈, 뺄셈 같은 산술연산과 배타적 논리합, 논리곱, 논리합 같은 논리연산을 계산하는 디지털 회로이 ... 다. 산술논리장치는 컴퓨터 중앙처리장치의 기본 설계 블록이다. 많은 종류의 전자 회로는 어떤 형태의 산술연산을 계산하는 데 필요한데, 심지어 디지털 시계에 있는 작은 회로 ... -실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(ALU, BCD-to-7segmemt)]-관련 이론1. ALU(Arithmetic Logic

리포트 | 5페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
판매자 표지

현대자동차 2021년 전자제어시스템 합격PT

통신 자료구조 및알고리즘 디지털 시스템설계 컴퓨터 구조 전자회로 실험 논리회로 실험 반도체 소자전자공학 응용실험 디지털 공학 컴퓨터 네트워크 회로이론 SOC구조 및설계-프로그래밍 ... 를 계기로 졸업작품으로 웨어러블 마우스를 제작하게 되었고, 이후 SW개발자를 확신하게 됨너무 늦은 시기(4학년 2학기)에 진로를 정한 탓에 지식과 경험이 부족하였음논리회로 실험디지털 ... 및실습기초회로 실험 회로망 해석SW개발자를 꿈꾸게 된 계기‘전자공학 응용실험’ 수업 당시, 프로그래밍을 통해 FPGA보드를 제어하며 큰 성취감을 느끼게 되었음전자회로 전자기학이

자기소개서 | 5페이지 | 5,000원 | 등록일 2022.10.18

다운로드 장바구니
서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... 하는 high값, 0에 대응하는 low값만 중요하기 때문에 전류나 전압값이 정확해야 할 필요가 전혀 없다. 또한 집적효율적이어서 작은 공간에 많은 데이터를 저장할 수 있고 디지털

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-01 Design with TTL gates작성일: 20.09.061. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... 하는 high값, 0에 대응하는 low값만 중요하기 때문에 전류나 전압값이 정확해야 할 필요가 전혀 없다. 또한 집적효율적이어서 작은 공간에 많은 데이터를 저장할 수 있고 디지털

리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

삼성전자 DX부문_회로설계_최종합격 자기소개서_자소서 전문가에게 유료첨삭 받은 자료입니다.

회로 설계 및 시뮬레이션 역량- FPGA를 이용한 회로 구현 경험 보유- 수학적 지식과 논리적 사고력 보유 ... 가 주어지더라도 포기하지 않고 논리적으로 문제를 분석하고 해결책을 찾아낼 수 있는 빠른 문제해결능력 강점을 보유하고 있습니다. 또한, 항상 발전적인 모습을 지향하며 새로운 기술을 빠르 ... 게 습득하고 적용할 수 있는 역량을 보유하고 있습니다.실제로 재직중인 직장에서도 빠른 업무습득에 대해 좋은 평가를 얻었고 신규 프로젝트의 디지털 회로설계에서 새로운 기술을 활용

자기소개서 | 1페이지 | 4,400원 | 등록일 2024.03.09

다운로드 장바구니
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

Logic Unit)산술 논리 장치(Arithmetic Logic Unit)는 두 숫자의 덧셈, 뺄셈 같은 산술연산과 OR, AND, NOT 같은 논리연산을 계산하는 디지털 회로이 ... 여 구현하는 방법을 익힌다.- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ALU (Arithmetic ... 다. 부가적으로, 비교 연산, 보수 연산, 시프트 연산 등도 수행한다.[1] 산술논리장치는 컴퓨터 중앙처리장치의 기본 설계 블록이다. 많은 종류의 전자 회로는 어떤 형태의 산술연산

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
판매자 표지

에이디테크놀로지 반도체 설계 엔지니어 자기소개서

으로 ASIC·FPGA 양쪽 모두에 대한 기술을 축적하고 있다는 점에서, 저의 성장 가능성과 기술적 도전 욕구를 충족시킬 수 있는 이상적인 기업이라 판단하였습니다.입사 후에는 디지털 ... 테크놀로지가 글로벌 설계 시장에서 지속적인 경쟁력을 확보하는 데 기여하고 싶습니다.지원분야와 관련하여 전문성을 키우기 위해 어떠한 노력을 하였는지 기술하여 주십시오전공 과정 중 디지털 ... 논리 회로, 컴퓨터 구조, 집적회로 설계 등의 과목을 통해 RTL 설계에 대한 기초 지식을 쌓았고, 이를 바탕으로 반도체 설계 분야의 전문성을 체계적으로 키워왔습니다. 특히

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.22

다운로드 장바구니
논리회로설계실험 스탑와치(stopwatch) 레포트

논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 ... 숫자를 표기하는 방법에 대하여 배울 수 있었다. 또한 이후의 실습을 통해 클록 분주기와 디바운싱 코드를 FPGA와 컴퓨터를 연결하여 소스코드를 직접 작동시켜 보았다. 지금까지 배웠 ... 차회로는 과거의 입력이 계속 현재의 출력에 영향을 미치는 것으로 위의 그림을 뜻한다고 할 수 있다. 즉 순차회로는 조합회로와 메모리를 합친 것이다.이는 순서논리회로, 프로토콜

리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 CLOCK설계

1.목적(Purpose)이번 실습은 지금까지 배운 자일링스의 사용법을 바탕으로 실제 clock을 구현하는 실습이다. 여기에 더해, 자일링스로 코딩한 결과물을 FPGA를 통해 직접 ... 의 process들이 하는 역할들을 배경이론(background)에 소개해두었다.2. 배경이론(Background)1)digital clockFPGA를 이용하여 실습하고, 이 과정에서 7s ... 져있는 것으로 생각하여 clock을 구현하게 된다. 아래 그림은 실습시 이용한 FPGA이고, 상단에 7segment 6자리로 구성된 display가 있다.그림1. FPGA(Rov

리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
판매자 표지

2025년 에이디테크놀로지 반도체 설계 엔지니어 직무 합격 자소서

수업 중 디지털 및 아날로그 회로, VLSI 설계, 반도체 물리학을 집중적으로 공부하며, Cadence, Synopsys, ModelSim 등 설계 도구를 다루는 프로젝트에 참여 ... 적으로 정리했고, 실무 문제를 해결하는 과정에서 논리적 사고와 설계 최적화 역량을 크게 향상시켰습니다. 자격증 시험 준비는 단순한 학습을 넘어 설계 실무에 적용 가능한 기술들을 심도 있 ... 게 익히는 과정이었기에, 저에게 큰 성장의 기회가 되었습니다.더불어, 대학 졸업 프로젝트로 FPGA를 활용한 고속 데이터 처리 회로 설계 경험을 쌓았고, 인턴십 기간에는 반도체 설계

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.06.25

다운로드 장바구니
판매자 표지

LG전자 VS본부 HW설계 합격 자기소개서

예측 방법, Verilog를 이용한 디지털 회로설계 및 simulation을 진행하여 간단한 집적회로 layout까지 학습하였습니다. 논리게이트 및 RC delay, Width ... 을 측정하여 BJT가 올바른 mode에서 동작하고 Base단에서 전류가 실제로 흐르는지 확인하였습니다.ASIC설계 3학점 4.5 / 4.5디지털 집적회로에 대한 design, 성능 ... 하여 SoC 플랫폼을 구현하고 Xilinx Vivado를 이용하여 FPGA 검증을 진행하였습니다. 2주동안 APB-IP를 설계하기위해 신호등 제어, 가산, 곱셈기를 설계하고 s

자기소개서 | 4페이지 | 3,900원 | 등록일 2023.06.01

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기