"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 FPGA verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 501-520 / 545건

연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (결과보고서)

있었다. 앞으로 실험 과정에서 verilog HDL을 계속 사용하는 만큼 어느 정도의 숙달이 필요하다고 생각된다. ... 멀티플렉서의 원리를 파악하고 verilog로 시뮬레이션 하는 것이었다. 또한 7-세그먼트 제어기도 verilog 시뮬레이션으로 동작시켜 보았다. 이번 실험에서는 특별히 브레드 보드 ... 를 이용하여 회로를 구성하는 것이 아니라 단순히 컴퓨터를 이용, verilog 코드로 각 조합 회로의 동작을 확인하는 것이었다. verilog 코드를 이용하는 것이 처음이었기 때문

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
4bit binary up/down counter

Integrated Circuits Barry Wilkinson, Digital System Design Palnitkar,Samir, Verilog HDL http://www.st.c ... - References (HDL ⇒ attachment)*Structural Description State Diagram As can be seen, the next state 0 is

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2010.11.19

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

Device는 EP1k100QC-208-3으로 맞춰준다.5. Verilog HDL File에서 Verilog 코드를 작성한다.(xor Gate,Full-Adder)6. 컴파일 ... 로 넣어주게 되면 output 값은 1의 값을 신호로 얻을 수 있다.▶ Verilog code 및 시뮬레이션 결과module GATE(A,B,C);// 함수 선언input A,B ... 는 and연산을 하여 신호를 내보낸다.즉, C = X ? Y▶ Verilog code 및 시뮬레이션 결과module ADDER(X,Y,C,S);// 함수선언input X,Y

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
verilog k-map이용,유니버셜 게이트로만 구성한 전가산기

=(X?Y)Z+XY4.위의 식을 이용해서 논리도 설계먼저 XOR이용한것:유니버셜 게이트인 NAND 게이트로 바꾸어준다5.Verilog HDL로 설계하기소스:module full(A,B

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.07.31

다운로드 장바구니
HDL로 작성한 single cycle processor

1.프로젝트 소개single cycle process 의 작동과정과 원리를 HDL로 짜서 나타내는 프로그램이다. 기본적으로 어셈블리언어에 대한 이해와 각 명령어가 메모모리

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2010.06.28

다운로드 장바구니
H264/AVC를 위한 디블록킹 필터의 효율적인 구조

구조와 데이터 패스 재구성 방식 사용 경계 5~28 필터링 시 매우 유용함page * / 31설계 검증 및 성능 분석 (1)동작 검증Verilog_HDL을 이용하여 RTL 설계

Non-Ai HUMAN
| 리포트 | 30페이지 | 2,000원 | 등록일 2012.01.28

다운로드 장바구니
종합설계 최종 보고서

하는 로직 의사소통, 협동심 향상.- LCD를 이용한 다양한 정보 전달 및 운전자 주의력 향상7) 종합 설계 추진 계획(1) 소프트웨어 설계- Verilog HDL 이해. ... 해소, 경쟁력 강화? 설계시간 단축 : HDL 및 FPGA를 이용한 시스템 설계? 원가절감 : 비용, SOC(System-On-a-Chip), 생산성 향상? 신뢰성 향상 : 부품 ... - 입출력 PORT 구현(LCD,LED등)- 설계내용 upload / download 부 설계.- 전체 회로 통합 구현.(3)이론 및 보고서- 신호등 제어 원리 이해.- Verilog

Non-Ai HUMAN
| 리포트 | 26페이지 | 3,500원 | 등록일 2009.07.20

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 설계] 2x4 Decoder / 4x1 MUX Behavioral Modeling / D flip-flop

1. 2x4 Decoder① Dataflow Modeling코드컴파일 화면컴파일 후 Warning문장을 포함한 Message 화면총 4가지의 Warning문장이 나오는데 첫 번째는 단순히 소프트웨어 가입을 권하는 것이고, 2번째는Critical Warning으로 7개 ..

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서

*************10111010001101101101011111실험 6에서는 Half Adder와 Full Adder의 원리를 공부하고 그 원리를 토대로 회로를 구성하고 Verilog HDL로 코딩하여 결과를 확인해보

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
Shitf Register 설계

)parallel load1) Main module Verilog HDL Source// module선언// 입, 출력포트 선언// 뒤에서 always 사용으로 인한 output

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2008.09.03

다운로드 장바구니
제 10장 (예비) 플립플롭과 카운터 설계 실험

① Master/Slave J-K 플립플롭을 verilog HDL 코드로 표현하시오.Master/Slave 플립플롭은 두단의 플립플롭을 직렬 연결한 것을 일컫는다. 앞단을 마스터

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2007.11.03

다운로드 장바구니
verilog 4bit alu

101xG=A?BXOR111xG=NOT(1의보수)○설계 회로와 구현한 프로그램 소스(verilog HDL or VHDL codes)module arth(A,B,S0,S1,X,Y

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.12.23

다운로드 장바구니
디지털 논리 실험, 멀티플렉서와 디멀티플렉서, 인코더, 디코더 결과 보고서

하고 동작을 확인하시오.1. Decimal_to_BCD Encoder, BCD_to_Decimal Decoder의 진리표와 회로를 그려 verilog HDL로 표현하시오.(0 ... XXXXXX10110XXXXXXX1111Ⅰ 결과분석 및 고찰이번 실험은 Han Back Digital Training Kit를 이용해서 verilog로 작성한 코드를 설정된 제어 ... 을 한다. 디코더는 n 개의 입력을 가지고 2^n 개 이해의 출력을 가질 때 사용하며 인코더는 그 반대의 기능을 한다. 이러한 기능을 verilog로 작성한 뒤 Digital

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2009.07.18

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

실험2 예비보고서① Verilog의 Module instantiation에 대하여 설명하시오.-> Windows는 메모리의 효율적인 사용을 위하여 프로그램의 수와는 관계없이 코드 ... 영역은 하나만 생성한다. 이러한 부분들을 각각 코드영역과 데이터를 보관하는 데이터영역으로 부른다. 메모리상에 할당된 객체를 instance라 하며, Verilog와 같은 프로그램 ... ㆍ동작수준(behavioral level) Verilog를 이용한 4비트 가산기 (4-bit adder) 설계ㆍ실험 1)과 2)의 simulation waveform을 비교 설명하시오

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Excess 3 to BCD code converter ( Excess-3-to-BCD code converter )

로 변환하는 조합회로를 설계하는 실습으로, schematic diagram 을 그려서 또 하드웨어를 HDL 로 기술하여 simulation 으로 검증하고 FPGA에 구현한다. 입력 ... _BC 함endcaseendfunctionendmodule< Verilog coding for Ex 3 to BCD >분석:Input 4bit를 입력 받은 후 Case문을 이용

Non-Ai HUMAN
| 리포트 | 16페이지 | 3,500원 | 등록일 2011.04.22

다운로드 장바구니
[ASIC]stopwatch스탑워치HDL구현

[ASIC 설계 HW 3] STOP WATCH1. [저번 숙제] 분 증가/ 시 증가 보완..바로 DEBOUNCER에 연결하는게 아닌지 알고..저번 숙제는 버튼을 2개를 따로 달았습니다.1-1. MODE_GEN SOURCE다른부분은 다 같으면 이 부분만 바꾸었다. Inc..

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.05.26

다운로드 장바구니
UP-DOWN COUNTER(4-bit) 설계

에 따른 기능rstenloadud기능1XXXreset00XX현재 값011Xload0101/0up/down1) Main module Verilog HDL Source//module선언

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2008.09.03

다운로드 장바구니
연세대 전기전자 기초실험 09년도 레포트 결과 8 Basic Logic Circuit Design

multiplexer verilog HDL code.module MUX_4_TO_1 (I0,I1,I2,I3,Y,S);inputI0,I1,I2,I3;input[1:0]S

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
연산 회로 설계 실험-예비보고서

형태로 기술하고 이를 package로 만든 verilog HDL코드의 예이다. 이를 참고하여 verilogHDL로 본 실험에서 사용되는 4비트 ALU 동작 수준(behavioral ... 샘기 verilog HDL 코드를 Text Editor창에 입력하고, Project를 실행한다.b. Assign > device FLEX10K Family의 EPF10K10QC ... -7분반연산 회로 설계 실험0541045 송기선▶▶예비보고서1. 목적2진수의 음수 표현을 이해하고, 4-bit 덧셈기/뺄셈기의 구성과 동작 원리를 파악하고 verilog

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2006.11.23

다운로드 장바구니
임베디드 시스템 실험 : Device Driver를 이용한 TFT-LCD구동

1) 프로젝트의 전반적인 이해 이번 프로젝트를 해결하기 위해서는 이번 학기 동안 해왔던 실험에 대한 전반적인 지식을 갖추어야 했다. 이전에 해왔던 실험은 기말 프로젝트를 위한 기초가 되었다. 기말 프로젝트의 전반적인 이해를 위해서 우선 리눅스 환경을 이해하..

Non-Ai HUMAN
| 리포트 | 23페이지 | 2,000원 | 등록일 2009.05.23

다운로드 장바구니

이전10개 19 20 21 22 23 24 252627 28 다음10개

파워링크

신청하기