"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 FPGA verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 401-420 / 545건

Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

Computer Architecture LabLab 04: RTL Verilog Code1. 실험 목표Verilog module을 Register Transfer Level ... 로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이 ... 의 test-bench를 작성하여도 무방하다.3. 과정(1) Active-HDL을 실행하고 새 workspace를 생성한다.(2) 자판기 module을 작성한다.(3) test sc

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
[VerilogHDL] 4bit 2진 덧셈기 설계(LED 및 dotmatrix 제어)

인 17은 A그룹 LED와 B그룹 LED가 모두 꺼지면서 C그룹 LED에 0001형태로 점등되고 캐리비트가 점등된다. 한편, Dotmatrix블록에서는 "Verilog HDL"이

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2015.08.02

다운로드 장바구니
디지털 논리 하나 빼기게임

소개글양손으로 가위 바위 보 중의 하나를 선택후 하나 빼기 구령과 함께 두 손 중의 한 손으로 선택된 가위 바위 보를 내놓는다.여기서 이긴 사람은 내놓은 손을 계속 사용할 수 있고 패자는 진 손을 다시 사용할 수 없다.진 손을 사용을 못한 채 두 손이 질때 까지 하나 ..

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2012.08.05 | 수정일 2024.05.16

다운로드 장바구니
ASIC설계 홈 오토맨션

과 컴퓨터 언어를 잘 이해해야 겠단 생각을 하였습니다.5. 참고문헌-Verilog HDL을 이용한 디지털시스템설계 및 실습-수업 강의 노트※메인보드module main_board(c

Non-Ai HUMAN
| 리포트 | 43페이지 | 2,500원 | 등록일 2017.04.11

다운로드 장바구니
게이트 레벨 혹은 스위치 모델 dff (데이터 플립플롭)

게이트(혹은 스위치) 레벨 dff소개글Verilog HDL을 이용한 디지털 논리 회로 dff회로를Nand Gate를 이용한 게이트 레벨 회로 설계Pmos와 Nmos ... Transistor를 이용한 Switch 모델회로 설계위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2012.07.27

다운로드 장바구니
[컴퓨터구조] quartus 2를 이용한 verilog 소스 및 코딩 시뮬레이션

제출기한 : 11.04.06컴퓨터구조ch4담당교수학 번학 과전자통신공학이 름1. exercise 4.2?Verilog HDL File 소스*/module exercise2 ... /*?Verilog HDL File 소스?RTL Viewer 캡쳐 화면?Technology Map Viewer3. exercise 4.6 & 4.7?Verilog HDL File 소스 ... .22?Verilog HDL File 소스*/module fsm2(input clk, reset,input a, b, output y);reg [1:0] state

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2011.04.07

다운로드 장바구니
신호등제어기 Verilog

S3 상태 -> 북쪽 빨 / 동쪽 주② Verilog Code///////////////top module////////////////////module signal_control

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2009.04.21

다운로드 장바구니
디지털논리 묵찌빠 게임

에게 winA 혹은 winB신호가 1로 됨.이에 대한 디지털 논리를 verilog HDL를 통해서 구현해보았습니다.(작성자:탁형옥 2012.8.5)/*논리이름:묵 찌 빠 게임만든 날짜

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2012.08.05 | 수정일 2024.05.16

다운로드 장바구니
Verilog를 이용한 레지스터(Register) 와 데이터패스(Datapath) 구현 (컴퓨터 아키텍쳐 실습)

. 내용TSC instruction set을 처리할 수 있는 16bit-CPU의 datapath(ALU 및 Register) 부분을 Verilog를 이용하여 구현한다.datapath ... . 과정실험 전에 미리 CPU module을 제시한 interface에 맞추어 Verilog로 작성한다. 그리고 테스트를 위한 TSC assembly code를 작성하고, 위의 code ... 를 CPU testbench의 memory 부분에 assign한다.1. CPU의 micro architecture를 정의하고 설계한다.2. Active-HDL을 실행하고 새

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
디지털공학 Verilog 프로젝트

게 FSM 을 구현해서 시스템을 설계했음 . 참고문헌 Digital Design / M.Morris mano Verilog HDL 디지털 설계와 합성의 길잡이 ( 한국어판 ... 의 풍량을 조절하는 시스템을 수업시간에 배운 디지털디자인 배경을 가지고 Verilong -HDL 을 이용하여 시뮬레이션을 해보고자 한다 . Current State Output ... 강 S4(100) S0 S2 S4 S3 정 약 회 약 정 약 약 회약 정 정 약Conclusion Part. 3Conclusion 1. 조원들과 Verilog 를 이용한 시스템

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2008.06.18 | 수정일 2021.12.21

다운로드 장바구니
FIFO(First in First out)

`timescale 1ns / 1psmodule FIFO (dout, full, empty, din, push, pop,clk, rst);input [7:0] din;input push, pop,clk, rst;output [7:0] dout; wire [7:0]..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2010.12.09

다운로드 장바구니
UART-직렬 통신 _Verilog

1. 송신부 Code`timescale 1 ns / 1 psmodule Uart_trans (TxD, Txrdy, wr, din, clk1);input wr,clk1;reg Tsign, TxD, TxClk, Txrdy, inc;output TxD,Txrdy;input[..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2011.05.23

다운로드 장바구니
Arm 기반의 디지털 시계

ARM기반의 SOC kit로 구현한 디지털 시계 소스 코드 및 보고서 자료입니다.

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2012.05.30

다운로드 장바구니
디지털논리

1.Fifo (rtl 레벨) /****************************************************논리 이름: Fifo만든 날짜: 2007.04.29저자:탁 형옥 입력:Din,clk,reset_n,write,read출력:Dout,Full,Emp..

Non-Ai HUMAN
| 리포트 | 12페이지 | 5,000원 | 등록일 2012.08.05

다운로드 장바구니
8비트 가산기 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 7-세그먼트 디코더 datasheet지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 ... 한 결과로 출력되는 것을 알 수 있다.□ 결론 및 토의이번실험은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 verilog HDL코드로 확인

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
전기전자기초실험 Chapter 11 FSM(Finite State Machine) Design Pre-report

input value is written on directional arrow.[2]① Realize the FSM in Figure 11-3 in its Behavioral model using verilog HDL.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2011.12.18

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)9주차예비

으로 HDL 중 하나인 verilog를 사용하여 combo의 LCD를 사용한다.2. 배경 지식(Essential Backgrounds for this Lab)가. LCD

Non-Ai HUMAN
| 리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
modelsim velilog로 구현한 mips pipelining

HDL 언어로 MIPS Pipelining를 설계한다.(1) Verilog HDL로 각 단계별 Module 설계(2) Pipeling 설계(3) 주어진 Data를 연산 후 ... Pipelining 검증1. Verilog HDL을 이용한 Module 설계(1) Instruction Fetch ( IF stage )- Instruction memorymodule ... 컴퓨터구조프로젝트(MIPS Pipeline 설계)MIPS Pipeline 설계: 본 프로젝트는 다음과 같은 과정을 따라 수행하였다.목표: Modelsim을 이용하여 Verilog

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2010.07.22 | 수정일 2015.07.17

다운로드 장바구니
Combination Logic Circuit Design

verilog HDL.module VERILOG_HDL (I, O);input [3:0] I;output [6:0] O;reg [6:0] O;always @ (D) beginif (I==4

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
FSM_순차회로

//각각의 State에 관련된 선언//(define)문장 이용module State (z, x,clk,rst); input clk, rst; input [1:0] x;//입력 신호 : FlipFlop의 동작을 위해서 clk 요구//초기상태의 선언을 위한 rst 신호 선..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2011.05.23

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기