"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 4bitfulladder verilog 시계 verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 461-480 / 534건

연세대 전기전자 기초실험 09년도 A+ 레포트 예비 10

① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule MASTER_SLAVE_JK ( J, K, CLK, Q

리포트 | 5페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
Design Timer & AHB Arbiter (임베디드 시스템) AMBA 구현

and Timing diagram • • • • • • • • • • 11-13III. APPENDIXIII-a . Timer Verilog Code ... • • • • • • • • • • 15-17III-b . Arbiter Verilog Code • • • • • • • • • • 18-23TimerSubtracts of TimerEvery watch in

리포트 | 23페이지 | 3,000원 | 등록일 2009.05.23

다운로드 장바구니
Verilog 언어를 이용하여 지연시간을 코딩하고 클럭펄스에 대한 결과값 출력

(3) Example 3.2와 example 3.3을 이용하여 교재 그림 3.38의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus ... (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)(a)게이트 g1: 0→1게이트 g2: 0→1게이트 g3: 0→0게이트 g4: 0→0게이트 g5 ... 할 수 있다.(7) Verilog 언어를 이용하여 example 4.9의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)

리포트 | 4페이지 | 3,000원 | 등록일 2008.04.15

다운로드 장바구니
Chapter 8(pre)

describes the behavior of this circuit in verilog HDL based on 4×1 multiplexer, 1×4 demultiplexer T ... ;D1=1'b0;D2=1'b0;D3=I;endendcaseendendmodulefig 8-5. verilog HDL source for 4x1 MUX와 1x4 DEMUX1-2

리포트 | 14페이지 | 1,000원 | 등록일 2011.04.04

다운로드 장바구니
연세대 전기전자 기초실험 09년도 A+ 레포트 예비 11

① Realize the FSM in Figure 11-3 in its Behavioral model using verilog HDL.module figure11_3(clk

리포트 | 4페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
Verilog를 이용한 IDCT 설계

1. PurposeHardware description languages (HDLs) such as Verilog HDL are basic tools for describing ... DCT and IDCT.2) Describe an IDCT hardware architecture using Verilog.3) Verify the operation of the

리포트 | 6페이지 | 6,000원 | 등록일 2009.12.24

다운로드 장바구니
ASIC 프로젝트 양궁 게임

verilog-HDL언어를 기초로 DE-2 BOARD를 사용하여 간단한 양궁게임을 만들어 보았다. 게이지 모드를 통해 확장보드의 수직 변위와 동적(움직이는보드)모드를 통해 수평

리포트 | 9페이지 | 7,000원 | 등록일 2008.12.03

다운로드 장바구니
연세대 전기전자 기초실험 11. FSM(Finite state machine)설계 실험 (예비보고서)

한 FSM 회로를 verilog HDL을 이용하여 구현한다.2. 개요① FSM의 구성 원리 이해② FSM의 상태 천이 동작 이해③ verilog HDL을 이용한 FSM 설계방법 이해 ... ④ FSM의 verilog 시뮬레이션 수행① 그림 11-3의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module fsm_state ... ;endendcaseendendendmodule② 그림 11-4의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module chocolate (clk, in, out

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing ... 비트 ALU verilog HDL 코드4비트 ALU Timing Analyzer- 4비트 ALU의 결과(논리연산)동작 제어 신호A=0101 / B=1010A=1110 / B ... 의 Timing Analyzer의 결과값을 토대로 입력에 따른 출력이 나오기까지의 지연값에 대하여 조사16비트 ALU verilog HDL 코드16비트 ALU Timing

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
반도체 제작 공정에 관한 리포트

Fabrication High level description (VHDL,Verilog HDL 등 이용 ) Simulation Simulation Synthesis Full Custom

리포트 | 20페이지 | 3,000원 | 등록일 2010.07.26

다운로드 장바구니
ASIC 프로젝트 골프 게임

verilog-HDL언어를 기초로 DE-2 BOARD를 사용하여 간단한 골프게임을 만들어 보았다. 파워 게이지 모드를 통해 날아가는 공의 속도를 조절하였으며, 바람이라는 랜덤변수

리포트 | 14페이지 | 10,000원 | 등록일 2008.12.15

다운로드 장바구니
디지털 도어 락

리포트 | 4,000원 | 등록일 2013.06.13 | 수정일 2015.12.08

다운로드 장바구니
연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (예비보고서)

시뮬레이션 수행 ① Master/Slave J-K 플립플롭을 verilog HDL 코드로 표현하시오.Master/Slave J-K 플립플롭에 대한 verilog HDL 코드 ... ① 플립플롭의 동작원리 이해 ② 플립플롭을 이용한 쉬프트 레지스터의 동작원리 이해 ③ 다양한 종류의 카운터 동작원리 이해 ④ 플립플롭 및 카운터에 대한 verilog

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
자판기(자동판매기) verilog

도)..........................................................................163.6 자판기 회로 Verilog HDL 코드 ... 로(블록도)3.6 자판기 회로 Verilog HDL 코드module Vending_Machine (Clock, Cancel, Selectbit, In, Change, Control

리포트 | 26페이지 | 10,000원 | 등록일 2009.12.26 | 수정일 2020.08.28

다운로드 장바구니
디지털회로 [ 주파수 분주기 _ 사전 ]

10. 주파수 분주기-사전 보고서-제출일실험조이름07-11-10? 실험목적이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법과, Quartus, FPGA 사용법 ... /24 배 분주기를 verilog HDL로 표현하였다.? 1/24 배 분주기 - Verilog HDL 소스 코드module Div_2n (clk_16M, out_8M, out_4M

리포트 | 3페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
디지털 논리 실험, 멀티플렉서와 디멀티플렉서, 인코더, 디코더 예비 보고서

더)Ⅲ. Verilog HDL Code1) 1. 4×1 MUX의 Verilog HDL 코드module MUX_4_TO_1 ( I0, I1, I2, I3, Y, S );input I

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 결과 보고서

, 그림 1-4와 같이 Verilog HDL 코드로 작성하여 시뮬레이션을 통해 동작을 검증하시오.timescale 1ns/1psmodule tb_gate;reg AND_A, AND_B

리포트 | 6페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
실험 18 타이머 만들기

2011-2 Digital Circuit Experiments실험 18. Verilog HDL를 이용한 TIMER결과보고서제출일2011. 12. 1전공전자공학조5조학번(탑 모듈

리포트 | 5페이지 | 3,000원 | 등록일 2012.01.26

다운로드 장바구니
제 11장 (결과) FSM설계실험 예비보고서.hwp

① FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module state(clk, reset, in, out, state);input ... = 0;endendcasestate = next_state;endendendmodule② FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오 ... 고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module velocity_control(reset, fast, medium, slow, accel, brake, s

리포트 | 6페이지 | 2,000원 | 등록일 2007.11.13

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

Logical Shift Right1111Reserved표 2. 동작 제어 신호에 따른 연산Ⅲ. Verilog HDL 코드 분석// 모듈 설정.module ALU(en, ctrl_s, in ... ;endcaseendmoduleⅣ. 예비보고사항(1) ALU를 Behavioral Model로 Verilog HDL을 사용하여 구현하시오.- 표 2의 제어신호에 따른 연산을 참조하여 그림 11-3에 있

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니

이전10개 18 19 20 21 22 232425 26 27 다음10개

파워링크

신청하기