"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 FPGA verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 461-480 / 545건

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

: Quartus나 MAX plus같은 Verilog HDL 프로그램을 사용하여 문법적으로 설계한다. 처음에는 module을 정의해야하며 모든 문장이 끝날때는 ;를 붙여야 한다 ... . Verilog HDL로 문법적인 방법을 사용해서 설계가 가능하다.Schematic을 사용하여 설계하는 방법 : Quartus나 MAX plus같은 프로그램을 사용하여 직접 가상 ... modeling은 회로도의 구조와 논리식과는 상관없이 알고리즘 측면에서 Verilog HDL의 문법적인 방법으로 회로를 설계하는 방법이며, Gate level modeling

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
HDL - serial ADDER report

실제로 입 출력 포트는 입력 : rst, clk, load, Enshift, din, serialin 출력 : dout이며, DIN, DOUT은 shiftreg의 동작을 보이기 위해서 입으로 출력을 표현한 것이다. 위의 파형을 보면 DIN은 계속해서 쉬프팅되고..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.12.19

다운로드 장바구니
Xilinx를 이용한 7-Segment 제어

Verilog HDL and Xilinx ISE 8.1Design 7-Segment Controller[Using Clock Division Module]Contents TOC ... 버전을 이용하며, 언어는 Verilog HDL을 이용한다.먼저 아래와 같이 기본적인 포트를 선언한다.input n_rst;// 리셋 버튼input clk;// 클럭 소스output

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
[Verilog] Inverse Quentization을 수행하는 코드

착안점이번 Project의 첫번째 Main Point는 Verilog HDL의 응용이다. 아직 응용단계라고 하기엔 배운 것도 노력한 것도 미비하지만, 수업시간과 과제를 충실히 이행 ... . Verilog 코드1. IQ.v 코드2. Romiq.v 코드3. Romd.v 코드4. IQ_tb.v 코드IV. WaveformV. C++ Romiq, Romd 생성 코드1. Romiq ... Inverse Quantization 구현조 장조 원조 원조 원담당기술내용담당기술내용담당기술내용담당기술내용? Verilog Coding? Waveform 해석? 회의록 작성? Verilog

Non-Ai HUMAN
| 리포트 | 26페이지 | 1,500원 | 등록일 2010.09.09

다운로드 장바구니
FPGA 디지털 시스템 설계 : 신호등 제어기 설계

다. 또, 코드를 살펴볼 때 알아보기 쉬울 것이다.4. Verilog code//trafficlight.vmodule trafficlight(clk, rst, x, hwy, fwy

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
verilog를_이용한_신호등_설계_파형_분석_및_고찰

module traffic_light_controller(clk, rst, x, hwy_R, hwy_Y, hwy_G, fwy_R, fwy_Y, fwy_G);input clk, rst;input x;output hwy_R, hwy_Y, hwy_G, fwy_R, fwy_Y..

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2011.12.18

다운로드 장바구니
Design and Simulate the followings

Session’메시지가 출력되어 더 이상 진행하지 못함Verilog HDL를 공부할 시간이 더 필요할 것 같음

Non-Ai HUMAN
| 리포트 | 1페이지 | 3,900원 | 등록일 2010.10.21

다운로드 장바구니
arithmetic circuit design(예비)

.④ verilog HDL code of 4-bit adder / subtracter(2) 4-bit ALU① Logic operationThere are 16 cases of ... ubtracter with verilog simulation and FPGA Kit. Based on what we've learned before, make ALU(Arithmetic ... Logic Unit) verilog code capable of 4-bit logic and arithmetic calculation. Then verify this with s

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
판매자 표지

[VHDL] Entity, Architecture, VHDL, Process문

을 이용하여 회로를 구성하였으나 지금은 일반적인 프로그래밍 개념을 접목한 HDL을 이용하는데 그 대표적인 것이 VHDL과 Verilog-HDL이다. HDL이란 이와 같이 동작특정 ... tatements)으로 구성 되어 있지만 HDL은순차구문 이외에 병렬구문(concurrent statements)과 타이밍 개념이 있는것이 차이점이다.② HDL의 종류1) Verilog ... )HDL이란?VHDL(Very High Speed Integrated Circuit Hardware Description Language)의 약자로 디지털 시스템을 표현하는 언어이

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2009.05.04

다운로드 장바구니
[Flowrian] Register File의 Verilog 설계 및 시뮬레이션 검증

을 레지스터르 선택하는 멀티플렉서 구문으로 이루어진다.쓰기 동작은 클럭의 상승에지에 동기되어 실행되지만 읽기 동작은 주소가 주어지는 즉시 출력되게 된다.모든 모듈들은 Verilog ... 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2011.09.06

다운로드 장바구니
예비보고서-Exp9.Inverse DCT Hardware Module Design

Verilog HDL are basic tools for describing digital circuits which performs specified functionalities. In ... Verilog.3) Verify the operation of the designed hardware with a logic simulator (e.g., Modelsim).3 ... ,Output defined by current state 을 확인해보면 된다.예를 한번 들어보자.다음의 verilog 코드를 살펴보도록 하자.왼쪽의 코드는 output이 state

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
디지털회로 [ 7-세그먼트디코더, 쉬프트 레지스터,업-다운카운터, 각종 카운터 _ 사전 ]

8-9. 7-세그먼트디코더, 쉬프트 레지스터업-다운카운터, 각종 카운터제출일실험조이름-사전 보고서-? 실험목적이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법 ... *************011110010001001000110000110010010011000101010010001101100000011100011111000000000010010001100세그먼트의 구조는 실험5에서 했듯이 아래와 같고 그 옆에 진리표도 나타내었다.? 7-세그먼트 Verilog HDL 소스 코드-아래는 7-세그먼트 진리표 ... 를 Verilog HDL로 표현한 것이다.module Seven_seg (Bcd_in, seg_out);input [3:0] Bcd_in;output [6:0] Seg_out

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
Design Timer & AHB Arbiter (임베디드 시스템) AMBA 구현

and Timing diagram • • • • • • • • • • 11-13III. APPENDIXIII-a . Timer Verilog Code ... • • • • • • • • • • 15-17III-b . Arbiter Verilog Code • • • • • • • • • • 18-23TimerSubtracts of TimerEvery watch in

Non-Ai HUMAN
| 리포트 | 23페이지 | 3,000원 | 등록일 2009.05.23

다운로드 장바구니
Full-adder

이번 주 실험은 Block Diagram/Schematic File 대신 Verilog HDL File 을 이용하여 디지털 회로를 구현하고, Simulation 후에 Input ... 과 같이 Verilog HDL File에 특정의 명령을 대입하였다. 이를 Instantiation 라고 한다. 우선 Instantiation 이전에 x, y, z를 Input ... 의 Function을 Instantiation하여 아래와 같이 나타냈다. Instantiation 를 참조하였다.위와 같이 작성한 후에, 위의 Verilog File

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
연세대 전기전자 기초실험 09년도 A+ 레포트 예비 10

① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule MASTER_SLAVE_JK ( J, K, CLK, Q

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
Verilog 언어를 이용하여 지연시간을 코딩하고 클럭펄스에 대한 결과값 출력

(3) Example 3.2와 example 3.3을 이용하여 교재 그림 3.38의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus ... (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)(a)게이트 g1: 0→1게이트 g2: 0→1게이트 g3: 0→0게이트 g4: 0→0게이트 g5 ... 할 수 있다.(7) Verilog 언어를 이용하여 example 4.9의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2008.04.15

다운로드 장바구니
디지털 도어 락

Non-Ai HUMAN
| 리포트 | 4,000원 | 등록일 2013.06.13 | 수정일 2015.12.08

다운로드 장바구니
Chapter 8(pre)

describes the behavior of this circuit in verilog HDL based on 4×1 multiplexer, 1×4 demultiplexer T ... ;D1=1'b0;D2=1'b0;D3=I;endendcaseendendmodulefig 8-5. verilog HDL source for 4x1 MUX와 1x4 DEMUX1-2

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2011.04.04

다운로드 장바구니
연세대 전기전자 기초실험 09년도 A+ 레포트 예비 11

① Realize the FSM in Figure 11-3 in its Behavioral model using verilog HDL.module figure11_3(clk

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
Verilog를 이용한 IDCT 설계

1. PurposeHardware description languages (HDLs) such as Verilog HDL are basic tools for describing ... DCT and IDCT.2) Describe an IDCT hardware architecture using Verilog.3) Verify the operation of the

Non-Ai HUMAN
| 리포트 | 6페이지 | 6,000원 | 등록일 2009.12.24

다운로드 장바구니

이전10개 19 20 21 22 232425 26 27 28 다음10개

파워링크

신청하기