"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 FPGA verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 381-400 / 545건

판매자 표지

전자전기컴퓨터설계실험2(전전설2)2주차결과

-SE board 이용하여 확인해본다.2. 배경 지식(Essential Backgrounds for this Lab)가. HDL(Hardware description ... 해야 한다.나. Verilog에 값을 입력왼쪽의 그림은 전가산기의 verilog이다. 다음의 그림에서 빨간 네모 안의 값은 초기값을 의미하는데 그 후 임의로 값을 설정 가능 ... 하다. 예를 들어 왼쪽의 그림은 초기값이 a,b,c =0 이고 250ns 후 부터는 그 값이 변경된다는 점을 알 수 있다.아이심 자체에서 그 값을 넣어줄 수 있으나 이렇게 verilog

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차결과

)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... 의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다.2. Methods가. 모델링 시작1. HDL project를 생성새 프로젝트를 생성 ... 할 때 프로젝트의 종류를 설정해주어야 한다. HDL의 문법을 이용하여 원하는 게이트를 구현하기 위해서 project 파일을 HDL로 설정하여 생성한다.2. text file로 생성

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Flip-flop and Counter Design

-5홍범주전기전자공학과22007142082thu1-5홍성현① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule ... parallel moved by connecting circuit.③ Use verilog HDL code to express 4-bit bi-directional shift ... 3,D3,(s1|s2)&clk);D_FF D_FF4(rightoutput,D4,(s1|s2)&clk);endmodule //end module④ Use verilog HDL c

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

가 된다. 이를 통해 오버플로우를 방지할 수 있다.Ⅲ. Verilog HDL 분석1) 반가산기의 Verilog HDLmodule HALF_ADDER(X, Y, S, COUT);input ... 가 존재 하지 않는다.4) adder/subtractor를 verilog HDL로 구현하시오.module ADDER(A1, B1, A2, B2, A3, B3, A4, B4, S1, S2 ... X, Y;output S, COUT;assign S = X ^ Y;assign COUT = X & Y;endmodule반가산기는 비교적 간단한 verilog코드로 이루어진다

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
Application-Design-Ⅱ-Text-LCD Control

logicProject Navigator를 실행한다.New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.character LCD control설계를 위해 Source 작성 ... Initialize Chain을 선택한다.FPGA에 프로그래밍할 파일 선택하고 칩의 오른쪽 버튼을 눌러 장치로 확인한다.회로의 성질 및 특징Input Switch설계 지시사항Verilog ... HDL로 설계를 완성한 후 PROM file을 만들어 FPGA에 다운로드 하라.프로그램 파일을 다운로드하거나 장비를 껐다가 다시 켰을 때, LCD의 윗줄에는 자신의 학번이, 아랫줄

Non-Ai HUMAN
| 리포트 | 27페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Application-Design-Ⅰ-7-segment and Piezo-Control

.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

선택한 후 이름을 설정한다.위의 파일을 연 후에 핀 설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL ... 실험 순서Inlab 1. 2비트 2 : 1 MUX 회로Project Navigator를 실행한다.New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.다음

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

시간 Modelsim 으로 확인하려 했지만 , 에로사항 ( 소스 에러 ) 으로 실패참고문헌 ( Verilog_HDL 을 이용한 ) FPGA 설계 이론 및 실습 : Xilinx ... Vertex4 SoC Master3 / 송태훈 / 홍릉과학 ( Altera Quartus 2 와 Modelsim 을 사용한 ) Verilog HDL 논리회로 설계 / 이승호 / 한티 ... , 소스 작성 및 시뮬레이션 역할분담2 차 6/8 PM 02~04 주제 자료조사 / Tool 선정 / 연구 자료조사 : 중앙도서관 verilog 및 c 관련 검색 Tool 선정

Non-Ai HUMAN
| 리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

다운로드 장바구니
Verilog를 이용한 CPU의 제어(Control) 부분 구현 (컴퓨터 아키텍쳐 실습)

했던 CPU가 TSC full instruction을 지원하도록 CPU의 control 부분을 verilog를 이용하여 구현한다.구현한 CPU가 TSC instruction set ... . CPU 모듈의 외부 interface는 Lab 06의 것과 동일하다.그리고 다음과 같은 작업을 수행한다.cpu module을 제시한 interface에 맞추어 verilog ... 한다.3. 실험 과정(1) cpu의 micro architecture를 정의하고 설계한다.(2) Active-HDL을 실행하고 새 workspace를 생성한다.(3) 제시

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
실험2 제06주 Lab04 Post Comparator

LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. 이전 실험을 통해 습득한 Modeling을 통해 1-bit Subtracter와 1 ... = 17 (0111)7 (0111)EQ = 13. DiscussionLab 1에서는 1-bit Subtracter를 Gate Primitive Modeling으로 Verilog code ... 을 확인할 수 있었다. Lab 3에서는 1-bit Comparator를 Behavioral Modeling으로 Verilog code를 작성하여 설계하였다. 이어서 Lab 4에서는 1

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
Verilog와 VHDL을 최상위 설계 소스 코드를 입력으로 한 디폴트 테스트벤치 소스 코드 템플릿 생성 프로그램 소스

Verilog 1995와2001와 VHDL포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 초기화된 verilog 테스트 벤치 코드로 변환 해주는 프로그램.목차1.소스 코드2.프로그램 실행 화면3.실행 프로그램

Non-Ai HUMAN
| 리포트 | 5,000원 | 등록일 2012.12.26 | 수정일 2014.04.10

다운로드 장바구니
7-Segment 를 이용한 디지털 시계(디지털논리회로프로젝트)

되어 입력된 숫자에 따라 Display이가 되도록 구성되어 있다. 아래는 위 카운터에서 사용하는 JK F/F과 7-Segment에 대한 Verilog HDL code를 나타내었다. 아래 code는 이미 이전 실험에서 사용하였던 것이기 때문에 주석은 생략하도록 하겠다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2009.05.23

다운로드 장바구니
FPGA, Xilinx ISE 7.1i 로 주무르기

은던 나는 그 분야중 하나인 FPGA를 선택하였다. 일단 선택은 했으나 그쪽 기반지식이 전혀 없는 나에겐 정말 막막한 것이었다. 일단 verilog HDL 책을 구해 삼일동안 밤 ... of core exist FPGA at base of HDL languge. In this paper, we will know about that how to cirbuit ... 화와 논리 시뮬레이션 구현은 설계 작업에 있어 매우 중요한 역할이 되었다. 그 역할의 핵심에 HDL언어 기반의 FPGA가 있다. 이 논문에서는 FPGA를 이용하여 어떤 방식으로 회로

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2007.10.25

다운로드 장바구니
비동기 제어 신호 set을 갖는 dff 프리미티브 회로 설계

스위치레벨모델 dff with async set 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:6개Pmos ... 으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다.(작성자:탁형옥 2012.8.25)`timescale 1ps/1psmodule dff_as

Non-Ai HUMAN
| 리포트 | 5페이지 | 50,000원 | 등록일 2012.08.26

다운로드 장바구니
스위치 모델 dff 회로 설계

스위치레벨모델 dff 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:8개Pmos와 Nmos Transistor ... 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다.(작성자:탁형옥 2012.7.30)`timescale 1ps

Non-Ai HUMAN
| 리포트 | 5페이지 | 5,000원 | 등록일 2012.07.31

다운로드 장바구니
[합격자소서]16년도 하반기 아이디스

었습니다.[CPU 설계]4학년 졸업논문 관련으로 시스템 종합설계를 선택했습니다. Verilog-HDL을 이용하여 20여가지의 명령을 수행할 수 있는 CPU를 만드는 것이 목표였

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2016.12.13

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

. Introduction1) Purpose of this LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. Gate primitive ... 할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware ... Description Language이다. 즉 Hardware 기술 언어이다. 이는 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다. Verilog의 기본 설계단위

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
판매자 표지

삼성전자 합격 자소서+2016하반기 삼성전자 면접+삼성고용디딤돌

. 조는 3인1조로 구성하게 했고 편성하는 방법은 자율이었습니다. 하지만 저는 성적을 잘 받기 위해 평소 마음이 맞는 사람보다 수업 때 Verilog HDL언어를 잘하는 사람을 위주 ... SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를 통해습니다.

Non-Ai HUMAN
| 자기소개서 | 7페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.25

다운로드 장바구니
Design of Excess-3-to-BCD code converter

.Multi Level optimization에서 NAND Gate 로만 매핑을 한다.완성Verilog HDL 설계 진행 : Using Quotus II6. Schemetic ... 어서 functional simulation 하여 검증7. Verilog HDL(1) structural descriptionStructural description의 CodingStructural

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2012.06.04

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기