"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 4bitfulladder verilog 시계 verilog 게임 verilog 엘리베이터

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 381-400 / 534건

Verilog와 VHDL을 최상위 설계 소스 코드를 입력으로 한 디폴트 테스트벤치 소스 코드 템플릿 생성 프로그램 소스

Verilog 1995와2001와 VHDL포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 초기화된 verilog 테스트 벤치 코드로 변환 해주는 프로그램.목차1.소스 코드2.프로그램 실행 화면3.실행 프로그램

리포트 | 5,000원 | 등록일 2012.12.26 | 수정일 2014.04.10

다운로드 장바구니
FPGA, Xilinx ISE 7.1i 로 주무르기

은던 나는 그 분야중 하나인 FPGA를 선택하였다. 일단 선택은 했으나 그쪽 기반지식이 전혀 없는 나에겐 정말 막막한 것이었다. 일단 verilog HDL 책을 구해 삼일동안 밤 ... of core exist FPGA at base of HDL languge. In this paper, we will know about that how to cirbuit ... 화와 논리 시뮬레이션 구현은 설계 작업에 있어 매우 중요한 역할이 되었다. 그 역할의 핵심에 HDL언어 기반의 FPGA가 있다. 이 논문에서는 FPGA를 이용하여 어떤 방식으로 회로

리포트 | 4페이지 | 2,000원 | 등록일 2007.10.25

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

가 된다. 이를 통해 오버플로우를 방지할 수 있다.Ⅲ. Verilog HDL 분석1) 반가산기의 Verilog HDLmodule HALF_ADDER(X, Y, S, COUT);input ... 가 존재 하지 않는다.4) adder/subtractor를 verilog HDL로 구현하시오.module ADDER(A1, B1, A2, B2, A3, B3, A4, B4, S1, S2 ... X, Y;output S, COUT;assign S = X ^ Y;assign COUT = X & Y;endmodule반가산기는 비교적 간단한 verilog코드로 이루어진다

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
스위치 모델 dff 회로 설계

스위치레벨모델 dff 설계소개글Verilog HDL을 이용한 디지털 논리 회로입력 신호:clk,d출력 신호:q,qn가용 트랜지스터:8개Pmos와 Nmos Transistor ... 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용하여그 기능을 확인하였다.(작성자:탁형옥 2012.7.30)`timescale 1ps

리포트 | 5페이지 | 5,000원 | 등록일 2012.07.31

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

. Introduction1) Purpose of this LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. Gate primitive ... 할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware ... Description Language이다. 즉 Hardware 기술 언어이다. 이는 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다. Verilog의 기본 설계단위

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
Design of Excess-3-to-BCD code converter

.Multi Level optimization에서 NAND Gate 로만 매핑을 한다.완성Verilog HDL 설계 진행 : Using Quotus II6. Schemetic ... 어서 functional simulation 하여 검증7. Verilog HDL(1) structural descriptionStructural description의 CodingStructural

리포트 | 12페이지 | 1,000원 | 등록일 2012.06.04

다운로드 장바구니
[합격자소서]16년도 하반기 아이디스

었습니다.[CPU 설계]4학년 졸업논문 관련으로 시스템 종합설계를 선택했습니다. Verilog-HDL을 이용하여 20여가지의 명령을 수행할 수 있는 CPU를 만드는 것이 목표였

자기소개서 | 4페이지 | 3,000원 | 등록일 2016.12.13

다운로드 장바구니
Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)

Computer Architecture LabLab 04: RTL Verilog Code1. 실험 목표Verilog module을 Register Transfer Level ... 로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이 ... 의 test-bench를 작성하여도 무방하다.3. 과정(1) Active-HDL을 실행하고 새 workspace를 생성한다.(2) 자판기 module을 작성한다.(3) test sc

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
신호등제어기 Verilog

S3 상태 -> 북쪽 빨 / 동쪽 주② Verilog Code///////////////top module////////////////////module signal_control

리포트 | 5페이지 | 2,000원 | 등록일 2009.04.21

다운로드 장바구니
판매자 표지

삼성전자 합격 자소서+2016하반기 삼성전자 면접+삼성고용디딤돌

. 조는 3인1조로 구성하게 했고 편성하는 방법은 자율이었습니다. 하지만 저는 성적을 잘 받기 위해 평소 마음이 맞는 사람보다 수업 때 Verilog HDL언어를 잘하는 사람을 위주 ... SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를 통해습니다.

자기소개서 | 7페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.25

다운로드 장바구니
디지털 논리 하나 빼기게임

소개글양손으로 가위 바위 보 중의 하나를 선택후 하나 빼기 구령과 함께 두 손 중의 한 손으로 선택된 가위 바위 보를 내놓는다.여기서 이긴 사람은 내놓은 손을 계속 사용할 수 있고 패자는 진 손을 다시 사용할 수 없다.진 손을 사용을 못한 채 두 손이 질때 까지 하나 ..

리포트 | 5페이지 | 1,000원 | 등록일 2012.08.05 | 수정일 2024.05.16

다운로드 장바구니
[VerilogHDL] 4bit 2진 덧셈기 설계(LED 및 dotmatrix 제어)

인 17은 A그룹 LED와 B그룹 LED가 모두 꺼지면서 C그룹 LED에 0001형태로 점등되고 캐리비트가 점등된다. 한편, Dotmatrix블록에서는 "Verilog HDL"이

리포트 | 8페이지 | 1,000원 | 등록일 2015.08.02

다운로드 장바구니
ASIC설계 홈 오토맨션

과 컴퓨터 언어를 잘 이해해야 겠단 생각을 하였습니다.5. 참고문헌-Verilog HDL을 이용한 디지털시스템설계 및 실습-수업 강의 노트※메인보드module main_board(c

리포트 | 43페이지 | 2,500원 | 등록일 2017.04.11

다운로드 장바구니
반가산기, 전가산기, 4비트 전가산기, 전가감산기 설계 (자일링스)

을 위해 Verilog HDL 또는 VHDL을 통한 시뮬레이션을 수행하고,정상적을 동작하는지를 확인한다.◆ 설계 과정기초가 되는 반가산기를 시작해 이를 토대로 전가산기와 4비트 가산기 ... 고, 제어신호에 따라 덧셈과 뺄셈을 선택적으로 수행하는 회로를 설계하고 HDL을 통해 구현한다.◆ 설계 목표1. 반가산기와 전가산기의 원리를 이해하고, 진리표를 이용해 식을 도출해낸다

리포트 | 16페이지 | 2,000원 | 등록일 2011.12.10

다운로드 장바구니
게이트 레벨 혹은 스위치 모델 dff (데이터 플립플롭)

게이트(혹은 스위치) 레벨 dff소개글Verilog HDL을 이용한 디지털 논리 회로 dff회로를Nand Gate를 이용한 게이트 레벨 회로 설계Pmos와 Nmos ... Transistor를 이용한 Switch 모델회로 설계위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용

리포트 | 9페이지 | 5,000원 | 등록일 2012.07.27

다운로드 장바구니
[컴퓨터구조] quartus 2를 이용한 verilog 소스 및 코딩 시뮬레이션

제출기한 : 11.04.06컴퓨터구조ch4담당교수학 번학 과전자통신공학이 름1. exercise 4.2?Verilog HDL File 소스*/module exercise2 ... /*?Verilog HDL File 소스?RTL Viewer 캡쳐 화면?Technology Map Viewer3. exercise 4.6 & 4.7?Verilog HDL File 소스 ... .22?Verilog HDL File 소스*/module fsm2(input clk, reset,input a, b, output y);reg [1:0] state

리포트 | 13페이지 | 2,000원 | 등록일 2011.04.07

다운로드 장바구니
디지털공학 Verilog 프로젝트

게 FSM 을 구현해서 시스템을 설계했음 . 참고문헌 Digital Design / M.Morris mano Verilog HDL 디지털 설계와 합성의 길잡이 ( 한국어판 ... 의 풍량을 조절하는 시스템을 수업시간에 배운 디지털디자인 배경을 가지고 Verilong -HDL 을 이용하여 시뮬레이션을 해보고자 한다 . Current State Output ... 강 S4(100) S0 S2 S4 S3 정 약 회 약 정 약 약 회약 정 정 약Conclusion Part. 3Conclusion 1. 조원들과 Verilog 를 이용한 시스템

리포트 | 17페이지 | 3,000원 | 등록일 2008.06.18 | 수정일 2021.12.21

다운로드 장바구니
[Flowrian] Mod-10 인코더 & 디코더 회로의 Verilog 설계 및 시뮬레이션 검증

Mod-10 인코더 & 디코더 회로의 동작은 Verilog 언어가 제공하는 두가지 방식, Behavior 와 Structure 관점에서 전가산기의 논리동작을 모델링 ... 한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Mod-10 인코더 & 디코더 회로의 사양2. Behavior 형식 Mod-10 인코더 회로 ... 의 Verilog 설계 및 검증3. Structure 형식 Mod-10 인코더 회로의 Verilog 설계 및 검증4. Behavior 형식 Mod-10 디코더 회로의 Verilog

리포트 | 17페이지 | 1,000원 | 등록일 2011.12.08

다운로드 장바구니
디지털논리 묵찌빠 게임

에게 winA 혹은 winB신호가 1로 됨.이에 대한 디지털 논리를 verilog HDL를 통해서 구현해보았습니다.(작성자:탁형옥 2012.8.5)/*논리이름:묵 찌 빠 게임만든 날짜

리포트 | 4페이지 | 1,000원 | 등록일 2012.08.05 | 수정일 2024.05.16

다운로드 장바구니
Verilog를 이용한 레지스터(Register) 와 데이터패스(Datapath) 구현 (컴퓨터 아키텍쳐 실습)

. 내용TSC instruction set을 처리할 수 있는 16bit-CPU의 datapath(ALU 및 Register) 부분을 Verilog를 이용하여 구현한다.datapath ... . 과정실험 전에 미리 CPU module을 제시한 interface에 맞추어 Verilog로 작성한다. 그리고 테스트를 위한 TSC assembly code를 작성하고, 위의 code ... 를 CPU testbench의 memory 부분에 assign한다.1. CPU의 micro architecture를 정의하고 설계한다.2. Active-HDL을 실행하고 새

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기