"디지털회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험" 검색결과 381-400 / 8,866건

전자회로실험보고서_실험7_디지털 집적회로 AND, OR게이트.hwp

1. 실험 과제AND, OR 게이트2. 실험 목적AND 게이트와 OR 게이트가 복합된 회로의 진리표를 실험을 통하여 작성한다.3. 실험 준비물 :① 전원 : +5 V DC 전압원 ... 보드4. 실험 방법① 그림과 같이 회로를 접속한다.입력AB출력000010100111② 우리가 가지고 있는 2-입력 AND 게이트의 진리표에 따라서 연결해보고,출력을 다이오드 ... 챘을 수도 있다.8. 결론이번 실험을 통해 내가 낸 결론에서의 답은 회로에서 높고 낮음은 있어도, On, Off특성을 보이지는 않는 다는 것이다. 실험 이론에서 논리회로는 On

리포트 | 6페이지 | 1,500원 | 등록일 2009.12.09

다운로드 장바구니
디지털논리회로실험 예비리포트 8. 레지스터의 구성

디지털논리회로 실험 자필 예비리포트8. 레지스터의 구성다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
8비트 가산기 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 7-세그먼트 디코더 datasheet지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 ... 한 결과로 출력되는 것을 알 수 있다.□ 결론 및 토의이번실험은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 verilog HDL코드로 확인

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
래치, 플립플롭, 시프트 디지털회로실험 결과보고서

디지털회로실험 결과보고서-Lesson 7 래치, 플립플롭, 시프트실험7 래치, 플립플롭, 시프트1.실험목적1) 각종 래치의 동작 원리를 이해한다.2) 각종 플립플롭의 동작 원리 ... 래치 동작 실험회로도입력출력SRQ_AQ_B0110100111변화없음Q_A = Q, Q_B = Q`실험 결과래치는 이진 저장소자로써 활용되는 회로이다. 실험에서는 2개 NAND ... 결과가 이전 결과의 Q의 결과값과 동일한 것을 확인할 수 있다. 실험 결과는 시뮬레이션 결과와 동일한 결과를 보였다.2) Enable 이 있는 SR 래치 동작 실험회로도입력출력

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[디지털회로실험]디지털 시계 설계(PLD)

18. 분, 초 디지털 시계[목적]1. 디지털 시계를 설계중 분과 초에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현을 수행한다.[기본이론]D ... */B*/C⑤ Circuit Design19. 「시」디지털 시계[목적]1. 디지털 시계를 설계중 시에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현 ... 을 수행한다.[기본이론]12시까지 시간을 카운터하는 12진 카운터를 설계하고, 시간의 일의 자리와 십의 자리의 12진 디코더를 설계하므로써 「시」영역의 디지털 시계를 만들 수 있

리포트 | 9페이지 | 1,500원 | 등록일 2005.12.10

다운로드 장바구니
디지털도어락(digital door lock)설계-논리회로설계실험

Digital Door Lock중간고사 대체 Project 과제 : Digital Door Lock 설계1. 프로그램 설명흔히 전자키로 쓰이는 digital door lock

리포트 | 16페이지 | 4,000원 | 등록일 2009.10.23 | 수정일 2015.11.04

다운로드 장바구니
[디지털회로]7세그먼트 실험결과보고서

7-Segment 결과보고서K-MAPCDAB11111××××11××CDAB111111××××11××a = B`D`+BD+CD b = A`D`+C`D`+CDCDAB111

리포트 | 3페이지 | 1,000원 | 등록일 2008.12.08

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 결과보고서

디지털회로실험 결과보고서-Lesson 3 결과NAND, NOR, XOR 게이트실험3 NAND, NOR, XOR 게이트1.실험목적1) 기본 게이트인 NAND, NOR, 그리고 ... .080111100.19600.23000.212☞ 첫 번째 실험은 NAND게이트의 동작을 확인하기 위해 NAND게이트 소자인 7400TTL을 사용해 위 그림과 같은 회로를 구성하고 이때 ... 을 보여준다. 실험결과 이와 동일한 결과를 멀티미터를 통해 확인할 수 있었다.4.XOR 등가 회로XOR 등가회로입력출력ABCDE논리값전압값논리값전압값논리값전압값0000.16200

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
7-세그먼트 디코더 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 6 7-세그먼트 디코더1. 7-세그먼트 디코더 회로 동작 확인7-세그먼트 디코더 datasheet- 7-세그먼트는 0부터 9까지의 숫자 또는 ... 은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 확인해보는 실험이다. 시뮬레이션 실험에서는 a~g까지의 출력이 서로다른 7개의 led역할 ... 이 다시금 나게 하는 사전실험이다. 최소의 and게이트와 or게이트 그리고 not게이트를 사용해 실생활에 사용할 수 있는 회로를 시뮬레이션결과를 통해 확인할 수 있었다.

리포트 | 5페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
NAND, NOR, XOR 게이트 디지털회로실험 예비보고서

디지털회로실험 결과보고서-Lesson 3 예비NAND, NOR, XOR 게이트1. NAND 게이트 동작 확인NAND gate시뮬레이션 결과결과 예측입력출력ABCDEFG ... 고 실험에 임하기 때문에 결과를 미리 쉽게 예측할 수 있었고 논리도를 설계하는 것도 어렵지 않았던 실험이다.4.XOR 등가 회로XOR 등가회로결과 예측입력출력ABCDE ... 00000011011001111000XOR 게이트의 등가회로이기 때문에 위 논리도의 결과는 예비실험 3의 XOR게이트의 결과값과 동일한 값이 나와야 한다. 시뮬레이션 결과 동일한 결과를 얻을 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
디지털 개념과 디지털 논리회로 개념정립. 실험목적 : 브레드보드와 집적회로 IC (Integrated Circuit)의 개념과 기능을 이해하고 사용할 수 있도록 그 사용법을 익힌다. 디지털멀티미터 DMM (Digital Multi Meter) 와 전원공급기(power supply)의 일반적인 기능을 이해하고 사용할 수 있도록 그 사용법을 익힌다.

,험조 : ·학번 :이름 :실험일시 :Page 2Materials1. 브레드보드2. 집적회로 IC (Integrated Circuit)3. 디지털멀티미터 DMM (Digital ... Report for experiment실험 조 : ·학번 :이름 :실험일시 :Page 1Title디지털 개념과 디지털 논리회로 개념정립Purpose브레드보드와 집적회로 IC ... , Digital Multi Meter)를 사용하는 법을 익혔다.이번 실험에서 사용한 디지털 멀티미터는 1학년 물리실험시간 내내 사용하던 작은 크기의 휴대용 DMM이 아닌 [그림6]에서 위

리포트 | 14페이지 | 1,000원 | 등록일 2015.03.29

다운로드 장바구니
디지털 회로 실험 제 3장

● 실험 내용 : 1. 2*4 디코더 회로를 설계하라.2. 2*4 디코더와 74ls139회로로 3*8 디코더를 설계하라.*준비물 : LOGIC LAB UNIT, TTL게이트 ... 들, 전선*내용 :1. 먼저 2*4 디코더의 회로도를 설계한다. 2. 각각의 회로들을 적당한 위치에 배열한 뒤 전선으로 순서에 준하여회로를 구성한다.3. 완성된 2*4 디코더를 사용 ... 하여 인 74ls139회로와 결합해3*8 디코더를 설계한다.*결과 : 2*4 디코더 브레드 보드 연결표+-+- 3*8 디코더 브레드 보드 연결표+-+-2*4 디코더 회로도3*8 디코더 회로도● A full adder circuit

리포트 | 4페이지 | 1,000원 | 등록일 2006.10.06

다운로드 장바구니
디지털 회로 실험 제 2장

를 인가한다.6. 진리표에 따라 각각의 전력 소모량을 비교 한다.AND 회로 실험+-+-OR 회로 실험+-+-NOT 회로 실험+-+-XOR 회로 실험+-+-*결과 :AND 회로 전력 ... ● 실험 내용 : 1.값에 따른 전력 소모량 조사2. NAND를 사용하여 AND,OR,NOT,XOR만들기*준비물 : LOGIC LAB UNIT, TTL게이트, 전선, 테스터*내용 ... :1. 먼저 TTL게이트(SN74LS00N)를 준비하여 브레드보드에 결합한다.2. 각 논리에 맞게끔 순서대로 AND, OR, NOT XOR 회로를 만든다.3. 5V의 전류와 함께

리포트 | 5페이지 | 1,000원 | 등록일 2006.10.06

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] 기말 프로젝트(Final Project) 스탑워치(Stop Watch) 제작

디지털 회로 실험Final-term Project[ Stop_Watch 제작 ]R E P O R T＊Professor＊Major＊Student No.＊NameⅠ. 설계 s ... pecification 및 제한사항1) Finite State Machine 사용2) Clock은 DE2보드 내장된 50Mhz 또는 27Mhz 사용3) 디지털시계는 시, 분, 초 각각 두 ... 까지 Lap_time의 저장이 가능하도록 구현Ⅲ. 설계 과정 - (1) Code1) mode_gen Module? 선언부? 디지털시계의 mode 설정과 시, 분을 증가

리포트 | 22페이지 | 5,000원 | 등록일 2014.10.21 | 수정일 2016.06.15

다운로드 장바구니
게이트 및 조합논리회로 dld 디지탈논리회로실험

이해하였는가?4. 카르노맵을 통하여 얻은 간략한 논리식이 정확한가?Reference : 논리회로실험 / 김정우Digital Logic Circuits Lab / 김일경디지털 논리 ... 1. 실험관련 이론1. 논리회로와 게이트논리 회로는 비연속적(Discrete)인 신호를 다루는 회로인데 특히 두가지의 비연속적인 신호를 다루는 회로를 Binary Digital ... 회로(2진 논리 회로)라 한다. 보통 논리 회로라 하면 Binary Digital 회로를 뜻하며두 가지의 비연속적인 신호를 0,1을 사용하여 부호화하여 나타낸 정보를 다루는 회로이

리포트 | 5페이지 | 1,000원 | 등록일 2008.03.14

다운로드 장바구니
[디지털논리회로실험]텀프로젝트 - Finite state machine과 counter를 이용한 메시지 전송기 설계(FPGA)

, Johnson counter등이 있고, 10진수로 변환하여 표시한다. 실험과정1. 회로의 작동순서(FSM)2. 설계 전체 회로3. 사용 세부 회로 ... 실험목적- 한 학기 동안 직접 실습하며 배운 내용들을 모두 총합하여 하나의 결과물로 완성 시킬 수 있다. 배경이론1) FSM(FInite State Machine)-FSM은 유한 ... . 2) Counter-반복해서 일어나는 현상의 수를 세는 장치이다. Flip-flop 회로로 구성한 2진 counter나 n진 counter, ring counter

리포트 | 17페이지 | 2,000원 | 등록일 2014.05.06 | 수정일 2014.06.29

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

디지털회로실험예비 보고서(제 5장 기본 연산회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 5장 기본 연산회로1. 실험 목적 및 기본 개념실험 목적: 연산 ... 가산기 반감산기와 전감산기에 대해 알아 보았습니다.전가산기의 진리표로 간략화한 부울 함수를 이용하여 만든 회로 와 반가산기를 이용한회로의 결과 값은 같았습니다. 오늘 실험으로 디지털 ... 회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및동작 특성을 실험을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
8비트 동기식 카운터 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 9 8비트 동기식 카운터□ 시뮬레이션1) 74163 TTL의 동작확인회로도시뮬레이션 결과시뮬레이션 실험에서는 특별한 모드의 사용이 필요가 없 ... TTL을 사용한 8비트 동기식 카운터회로도시뮬레이션 결과실험(2)는 실험(1)과 마찬가지로 실험을 진행하면서 이때 카운터의 증가를 8비트까지 관찰할 수 있도록 회로를 수정한 결과 ... 에 영향을 줄 수 있도록 회로를 인터페이스 하였다. 실험결과를 보면 5비트의 결과까지 변화를 관찰할 수 있지만 출력되는 결과 파형시간이 너무 짧아 6,7,8비트의 결과를 충분히 관찰

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[논리회로실험] 디지탈 시계

2. 디지털 시계에서 구현한 기능 1) 32768Hz의 발진회로를 이용하여 digital 시계를 제작. 2) 시간, 분, AM/PM을 display. 3) 시간이 12가 될

리포트 | 1페이지 | 3,500원 | 등록일 2005.05.25 | 수정일 2015.12.08

다운로드 장바구니
Verilog HDL을 이용한 디지털 회로실험 사전보고서

동기식 카운터 vs 비동기식 카운터 순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭 ... 을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭을 사용하는 형태로 구성된 회로를 말한다. 동기식 순차회로와 비동기식 순차회로 ... 의 예를 들기 위해 아래 그림에 동기식 카운터라고 불리는 회로와 비동기식 카운터라고 불리는 회로를 나타내었다. 우선 동기식과 비동기식 회로의 차이점을 외관상으로 살펴보기 위해 먼저

리포트 | 12페이지 | 9,000원 | 등록일 2008.12.25

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기