"디지털회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험" 검색결과 421-440 / 8,866건

디지털논리회로실험 예비리포트 9. 비동기식 카운터

디지털논리회로 실험 자필 예비리포트9. 비동기식 카운터다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 4페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
디지털 회로실험 예비 레포트 플립플롭에 대한 이론적인 레포트 입니다.

플립플롭의 이해예비레포트1. 실험목적1) RS, JK, D, T FlipFlop에 대해 이론적인 뜻을 이해한다.2) 플립플롭에 대한 동작 특성을 이해하고 기본 회로구성을 이해 ... 한다.3) 실습에 앞서 쿼터스를 통해 회로를 구성하고 시뮬레이션 해본다.2. 실험장비1) PC, Quartus II Program2) DC 전원 공급기, 브레드보드, TTL IC ... , 저항, 전선, LED 등등.3. 플립플롭에 대한 이론적 이해-플립플롭이란 무엇인가?1 비트의 정보를 보관 유지할 수 있는 회로이며 순차 회로의 기본 구성요소이다. 컴퓨터의 주기억장치

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.17

다운로드 장바구니
디지털논리회로실험 - 제 3장 Exclusive 게이트

1 10< == 패리티 체크 비트패리티 체크 워드 ==>2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사(1) XOR(Exclusive-OR) GateXOR ... 입력 XOR Gate)을 사용하여 [그림 A]와 같이 회로를 사용하여 입력 A, B의 변화에 따른 출력 Y1, Y의 상태를 [그림 B]에 기록함.디지털 시스템에서 데이터를 전송할 때 ... 회로를 구성하고, 각각의 입력에 따른 출력 Y의 상태를 [그림 B]에 기록함.[그림 A][그림 B]3. 사용 기자재 및 부품? 논리 실험기? 오실로스코프? 7486 (4조 2입력

리포트 | 13페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
디지털논리회로실험 - 제 2장 UNIVERSAL 게이트

디지털회로실험예비 보고서(9월 17일)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 2장 UNIVERSAL 게이트 (NAND, NOR)1. 실험 목적 및 기본 ... 개념실험 목적: 논리 회로에서 가장 많이 사용되는 유니버셜 게이트인 NAND, NOR Gate의기본논리 동작 및 특성을 실험을 통하여 이해.NAND, NOR 게이트만으로 어떠 ... 한 디지털 논리회로도를 나타낼 수 있다.즉, NAND, NOR 게이트로 AND, OR, NOT 게이트를 비롯한 모든 논리 게이트를 표현할 수 있다는 이유로 NAND, NOR 게이트

리포트 | 13페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
[회로](디지털 공학 실험) 기본 논리 게이트

에 이용된다. 논리식은 X=AB로 표기한다. 4. 실험순서1) 디지털 실험기판 위에 7408 AND게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터스위치를 각각 A, B ... (GATE)란, 한 개 이상의 입력 신호를 받아 한 개의 출력 신호를 내는 전자 회로이다. 디지털 시스템에서는 “0”과 “1” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리 ... ) 7432 OR게이트, 7400 NAND게이트, 7402 NOR게이트, 7486 XOR게이트를 이용하여 논리게이트 실험회로 (b), (c), (d), (e)를 구성하고 절차 1)을 반복

리포트 | 8페이지 | 1,000원 | 등록일 2006.03.15

다운로드 장바구니
디지털 논리회로 실험- 연산논리장치(ALU)

■ 실 험 목 적(1) 상용 연산논리장치의 기능을 이해한다.(2) 상용화된 4비트 연산논리장치를 이용하여 두 수의 덧셈, 뺄셈 및 크기 비교를 실험함으로써 연산논리장치 동작응용 ... 를 구성하는 일련의 ASCII코드들과 부합되는 부분을 찾는 ‘같다’의 논리 연산을 연속적으로 아주 빠르게 수행한다.ALU는 그 안에서 수행된 연산들은 게이트 회로에 의해 통제 ... 되는데, 게이트 회로는 다시 각 연산코드에 대한 특별한 알고리즘이나 순서를 사용하는 순차논리장치에 의해 통제된다. 연산장치 내에서는 곱셈이나 나눗셈은 일련의 덧셈과 뺄셈 그리고 자릿수

리포트 | 3페이지 | 1,000원 | 등록일 2007.10.30

다운로드 장바구니
Verilog HDL을 이용한 디지털 회로실험(인터비전) 결과보고서

와 다른 방법으로 회로를 구성하고 실험을 했던 탓인지 예비 보고서의 예상 값과는 좀 다른 결과가 나오게 되었다. 예를 들어,실험(2)의 데이터시트를 보면 알 수 있듯이 E=0,S=0,R ... 었기 때문에 할수 없었다. 파워서플라이로 5V 전원을 공급해주는데, 출력으로 5V가 나오지 않는 것은 앞의 실험에서도 계속되다시피 회로를 흐르면서 생길 수 있는 전압강하로 인한 오차 ... 로 보인다. 이번 실험을 하면서 지난주의 세그먼트 실험보다는 원활하게 끝낼 수 있었지만 교재의 내용이 아닌 다른 방식으로 회로를 구성해서 실험을 하게 되어서 어려움이 따르기도 하

리포트 | 3페이지 | 4,000원 | 등록일 2008.12.25

다운로드 장바구니
[디지털 회로 이론 실험] 디지털 논리회로 실험 이론 및 예비 레포트 모음

§ 실험 목적∎AND, OR 논리의 진리표를 결정한다.∎Switch(릴레이)의 직렬, 병렬 연결로 AND, OR 논리를 구성한다.∎Switch의 개념을 공부한다.§ 실험 이론 ... 디지털 논리는 단지 두 개의 조건만을 취급한다 : 논리 “1” 또는 논리 “0”. 스위치는 CLOSE(ON) 또는 OPEN(OFF), 전등(LED)은 ON 또는 OFF, 전압펄스

리포트 | 3페이지 | 1,000원 | 등록일 2005.07.12

다운로드 장바구니
[디지털]디지털논리회로실험 6~10장 예비 레포트

6장-대소 비교 회로, 일치회로 및 다중출력 회로를 설계하여, 각 회로의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.7장-디지털 시스템에 사용되는 각종 부호변환 회로 ... 를 직접 설계한 후, 회로로 구현하여 도작 특성을 이해한다.9장-각종 인코더와 디코더를 구성하여 인코더와 디코더의 기능 및 동작원리를 실습을 통하여 이해한다.10장-멀티플렉서와 디멀티플렉서를 구성하여 각각의 기능 및 동작원리를 실습을 통하여 이해한다.

리포트 | 28페이지 | 1,500원 | 등록일 2006.04.04

다운로드 장바구니
논리회로실험 - 제 10장 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계 결과보고서

은 VHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증해보는 실험이었다. 7-s ... 1. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증 ... 해보는 실험이다. 또한, LCD display에 대해서 저번 시간에 이론적으로 공부해보았다. 이를 통하여 LCD display도 KIT에 올려서 실습해자.이번 실험

리포트 | 32페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[디지털]디지털논리회로실험 11,13,14장 예비 레포트

JK Flip Flop4. 실험 과정, 회로도 및 타이밍 다이어그램(1) RS LatchNAND Gate를 이용하여 [그림 11-8] (a)와 같이 RS Latch를 구성 ... 때Flop)4. 실험 과정, 회로도 및 타이밍 다이어그램(1) 4 bit 업(up) 카운터① [그림 13-8] 의 2진 비동기식 업 카운터 회로를 구성한다.② CLR 단자를 0V ... 목적동기 계수회로의 원리와 동작 특성을 이해하고 비동기 계수회로와의 차이점을 실험을 통하여 알아본다.2. 관련이론(1) 동기 계수회로비동기 계수회로는 이전 단의 출력에 의하여 다음

리포트 | 18페이지 | 1,500원 | 등록일 2006.05.11

다운로드 장바구니
[디지털논리회로] 디지털논리회로실험예비레포트

을 가진다. high-Z 상태는 소자의 출력에서 개방회로와 같다. 출력은 floating condition이다.이것은 tri-state buffer를 표현하는 것이다. enable ... 처럼 hysteresis loop에 의해서 확인된다.개방된 collector 게이트 회로는 아래와 같이 단지 하나의 collector 트랜지스터의 연결된 출력을 가지고 있다. 출력 ... }_{cc }(5Vdc)의 근절된 저항을 요구한다. 트랜지스터가 꺼졌을 때 볼트 메터는 5Vdc로 읽고, 트랜지스터가 켜졌을 때, 0.5Vdc가 조금 안된다. 이 회로는 NAND

리포트 | 7페이지 | 1,500원 | 등록일 2003.08.29

다운로드 장바구니
[디지털회로] 디지털회로실험보고서1

3. 실험방법 및 회로도 실험-1, 2, 3 -> 회로도의 회로를 구성하고, 실험결과를 기록한다. 1) 전원공급기의 공급전압을 DA 5V로 설정하고, 오실로코프

리포트 | 3페이지 | 1,000원 | 등록일 2002.09.16

다운로드 장바구니
[디지털논리회로실험]디코더, 인코더, 멀티플렉스

5110D6111D7설계회로simulation 결과CBA--------- 인코드(Encode) -----------디코더 반대 기능을 가지며, 이를 이용하여 우리가 요구하는 어떠

리포트 | 10페이지 | 1,000원 | 등록일 2005.12.02

다운로드 장바구니
디지털논리회로실험 - 제 11장 시프트레지스터와 시프트 카운터

디지털회로실험예비 보고서(제 11장 Shift Register와 Shift Counter)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 11장 Shift ... 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 Shift Register레지스터는 일종의 데이터 기억 소자이다. 이 중에서도 쉬프트 레지스터는 연속적인 클럭 명령 ... Register와 Shift Counter1. 실험 목적 및 기본 개념실험목적: 쉬프트 레지스터와 쉬프트 카운터의 특성 및 동작원리를 실험을 통하여 이해하고응용 능력을 배양.2. 실험

리포트 | 9페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
8논리회로의 단순화-예비,결과보고서 디지털공학실험

8논리 회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 이용한 표현식의 간소 ... 의 변수만을 포함하게 된다. 표현식은 결과적으로 모든 곱항들의 합이 된다. 출력 표현식에 해당되는 회로는 그림 8-2에 보인 것과 같이 바로 그려질 수 있다.이번 실험에서는 지금 ... 에 부울 표현식을 적어라.3. 실험순서 2에서 표현식을 옳게 적었다면 표현식에는 2개의 곱항이 잇고 각 항들에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로

리포트 | 10페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
[디지털 논리회로 실험]부울대수 및 조합논리회로 실험

실험 3. 부울대수 및 조합논리회로 실험주 제 : 부울대수의 공리 및 정리를 익힌다.조합논리회로를 설계함에 있어 필요한 여러 가지 방법을 익힌다.관련이론1. 부울대수? 부울대수 ... 는 논리회로를 수학적으로 해석하기 위해 영국의 수학자 George Boole이 제안한 것이다.? 컴퓨터는 디지털 회로로 구성된 디지털 시스템으로 참(true)과 거짓(false ... ), 또는 1과 0, 전기 신호의 유무 등 두 가지 상태로 표현하여 처리하는 이진 논리회로로 구성되고, 이러한 이진 논리회로는 부울대수식으로 관계를 표현하기 때문에 회로의 동작 원리

리포트 | 4페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험(Boolean Laws and DeMorgan`s Th, logic hazard)

디지털 논리 실험-결과 보고서-Chap 4 5담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap4.부울 법칙과 드모르간 정리표 4-1 ... ABCDIST_R1DIST_R20000000100010000110010000101111101111111Chap5.로직 해저드해저드를 제거한 회로2.실험분석 및 고찰Chap4에서는 부울 ... 음을 wave 창을 통해 확인하였다.Chap5에서는 해저드가 있어서 글리치가 발생하는 코드와 그걸 없애는 코드를 각각 만들어서 실험해 보았다. inv 게이트의 지연시간 때문에 출력 값

리포트 | 6페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
[전자회로실험]MOSFET Digital Logic Gate_예비보고서

MOSFET Digital Logic Gate 예비 보고서? 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.? 실험 이론디지털 논리회로는 BJT ... 와 일치한다.2. 그림 2-1의 회로에서 M1트랜지스터를 1㏀ 저항으로 대체하고 실험1의 과정을 반복하라. ... 와 MOSFET의 두 가지 종류의 트랜지스터를 사용하여 구현할 수 있다. 그 중에서도 이번 장에서는 MOSFET을 이용하여 논리회로를 구현하는 것을 다뤄보고 Passive Load

리포트 | 10페이지 | 1,000원 | 등록일 2007.06.25

다운로드 장바구니
[디지털회로실험]RS래치와 D래치(사전)

실험 제목 : 9. RS 래치와 D 래치1. 실험 목적① 래치의 기본 개념을 파악한다.② RS 래치의 원리와 구성 및 동작 특성을 익힌다.③ D 래치의 원리와 구성 및 동작 특성 ... 을 익힌다.2. 이론래치는 보통 D플립플롭으로 구성된 레지스터를 말한다. 또 시간적으로 변화하는 레지스터 및 카운터, 데이터 신호 버스상의 디지털 정보를 원하는 시각에 판독 ... 하여 등록하는 동작 또는 그 회로를 말한다.래치는 플립플롭과 비슷하지만, 신호를 저장하는 시기가 다르다. 플립플롭은 클럭 신호가 edge면일 때만 입력 신호를 인정하고 출력이 바뀌고 그

리포트 | 4페이지 | 1,000원 | 등록일 2005.11.20

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기