"디지털회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험" 검색결과 441-460 / 8,866건

8논리회로의 단순화-예비,결과보고서 디지털공학실험

8논리 회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 이용한 표현식의 간소 ... 의 변수만을 포함하게 된다. 표현식은 결과적으로 모든 곱항들의 합이 된다. 출력 표현식에 해당되는 회로는 그림 8-2에 보인 것과 같이 바로 그려질 수 있다.이번 실험에서는 지금 ... 에 부울 표현식을 적어라.3. 실험순서 2에서 표현식을 옳게 적었다면 표현식에는 2개의 곱항이 잇고 각 항들에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로

리포트 | 10페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험(Boolean Laws and DeMorgan`s Th, logic hazard)

디지털 논리 실험-결과 보고서-Chap 4 5담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap4.부울 법칙과 드모르간 정리표 4-1 ... ABCDIST_R1DIST_R20000000100010000110010000101111101111111Chap5.로직 해저드해저드를 제거한 회로2.실험분석 및 고찰Chap4에서는 부울 ... 음을 wave 창을 통해 확인하였다.Chap5에서는 해저드가 있어서 글리치가 발생하는 코드와 그걸 없애는 코드를 각각 만들어서 실험해 보았다. inv 게이트의 지연시간 때문에 출력 값

리포트 | 6페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
전자회로실험 공학인증) 설계제안서 : BJT를 이용한 Digital Logic 설계

설계과제 제안서 (공학인증)설계과목과 목 명전자회로실험I분 반담당교수담당조교설계수행자소 속학 번성 명연 락 처설계과제제목BJT 를 이용한 Digital Logic주 별 설계진행 ... 차 : Breadboard로 BJT를 이용한 Inverter 및 Nor-Gate 설계설계 4주차 : PSpice값과 Breadboard로 실험값과 비교한 후 결과 토의공 학 이 론BJT 특성을 이용 ... 하여 Inverter 및 Nor-Gate 회로 해석설계구성요소제시된 설계과제를 Hand calculation, Pspice 및 breadboard 제작을 통하여 과제의 이해도를 높

리포트 | 1페이지 | 1,000원 | 등록일 2009.03.11

다운로드 장바구니
[전자회로실험]MOSFET Digital Logic Gate_예비보고서

MOSFET Digital Logic Gate 예비 보고서? 실험 목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.? 실험 이론디지털 논리회로는 BJT ... 와 일치한다.2. 그림 2-1의 회로에서 M1트랜지스터를 1㏀ 저항으로 대체하고 실험1의 과정을 반복하라. ... 와 MOSFET의 두 가지 종류의 트랜지스터를 사용하여 구현할 수 있다. 그 중에서도 이번 장에서는 MOSFET을 이용하여 논리회로를 구현하는 것을 다뤄보고 Passive Load

리포트 | 10페이지 | 1,000원 | 등록일 2007.06.25

다운로드 장바구니
[디지털회로실험] 시프트 레지스터

(1)디지털 실험기판 위에 IC 7474 2개를 사용해서 회로도 (a)Serial-In,Parallel-Out 시프트레지스터를 구성하고 데이터스위치SW_1,~ SW_2,~ SW_3 ... 카운터, PRBS발생기 등을 구성하고 각각 동작 특성을 확인한다.[2] 사용기구디지털 실험장치예비 reportD 플립플롭 7474 (2개)XOR 게이트 74868비트 Serial-In ... 실험 6. 시프트 레지스터[1] 목 적시프트 레지스터의 기본원리를 이해한다.각종 시프트 레지스터의 구성방법과 요도를 파악한다.플립플롭의 응용능력을 향상시킨다.링카운터, 존슨

리포트 | 6페이지 | 1,000원 | 등록일 2002.06.10

다운로드 장바구니
디지털회로실험 > 결과보고서 ch13. 시프트 레지스터

방식의 특성을 익힌다.(3) 데이터 이동방식에 의한 분류에서 각 방식의 특성을 익힌다.2. 실험 결과(1) 그림 13-17의 6비트 우측시프트 레지스터의 실험회로를 결선하고 다음 ... 하면 회로의 초기 상태로 변함을 확인하였다.3. 실험 고찰첫 번째 실험을 하는데 있어 많은 실험 오차를 겪었다. 우선 회로가 무척 복잡하여 회로를 완성하고 나서 예상된 결과값이 나오 ... 회로에 인가한 결과 올바른 실험 결과를 확인할 수 있었다. 실험 결과는 IC의 각 출력단에 약 500옴의 저항과 LED를 연결하여 불의 켜짐과 꺼짐을 관찰하여 회로의 동작을 확인

리포트 | 3페이지 | 1,000원 | 등록일 2007.11.12

다운로드 장바구니
디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

는 방법과 카르노맵을 만들 수 있었습니다. 그리고 디지털 멀티 메터의 설명과 사용법 그리고기기 안의 회로도 구성을 알아 보고, 어떻게 동작 하는지 공부 하였습니다.^^ 이상입니다.디지털회로실험 ... 을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2-1. 드 모르간의 정리논리식을 간략화 하는데 간단히 사용할 수 있는 것.논리곱 ... 되고 있다. 부울 대수는 결과가 참(true), 거짓(false)으로 되는 명제만을 취급하였으나 컴퓨터와 같은 디지털 시스템에서는 상태가 “0” 또는 “1”로 될 수 있는 회로

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
시프트 레지스터, Verilog HDL을 이용한 주파수 분주기 설계 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 14 시프트 레지스터,Verilog HDL을 이용한 주파수 분주기 설계□ 시뮬레이션배 주파수 분주기module div_2n(clk_16m ... _2n으로 지정하고 입력변수와 출력변수를 지정하였다. 출력은 4비트의 결과로 나타나므로 4비트의 clk_div로 지정한다. 위 회로는 클럭의 상승에지에 동작하는 posedge로 동작

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 5장 기본 연산 회로

다.[그림 5-10]⑶ 사용 기자재 및 부품◎ 논리 실험기 (Digital Logic Lab. Unit)◎ 오실로스코프 또는 디지털 멀티메터¤ 7408 (4조 2입력 AND Gate ... 제 5장 기본 연산 회로⑴ 실험 목적연산회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.⑵ 관련 이론2.1 반 ... )¤ 7404 (6조 Inverter)⑷ 실험 순서4-1. 반 가산기 (HA : Half Adder)① [그림 5-11]과 같이 반 가산기 회로를 구성하고 출력 S(Sum)와 C(Carry

리포트 | 11페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니
[공학기술]Digital 논리회로 실험에 관한 보고서(예비레포트)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수☞목표digital 논리회로의 하나인 TTL NAND gate의 동작원리를 알아보 ... 다. 결과에비해 0에 가까운 값이 측정되었다.Q3를 결선한 TTL NAND회로위에서처럼 V2를 5V로 고정시키고 V1을 0~5V까지 변화 시킬 때의 출력파형을 관찰해 보았다.그리고

리포트 | 7페이지 | 1,000원 | 등록일 2007.07.29

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험,실습(Half/Full Adder, 4-bit Adder/Subtracter)

디지털 논리 실험()-결과 보고서-Chap 6 7담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap6. Half/Full ... AdderChap7. 4-비트 Adder/Subtracter2.실험분석 및 고찰Chap6. Full Adder의 진리표입력출력XYCinSCout0 ... 에 X와 Y와 Cin의 입력 시간이 조금씩 차이가 났다. 해결책은 이 문제를 해결하는 방법은 각 레벨에서의 딜레이가 없도록 회로를 다시 설계해야 한다. 이는 처음에 S = X

리포트 | 4페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
서강대학교 전자공학과 4학기(2학년 2학기)의 디지털논리회로실험 레포트입니다

1. 제목Lab 2. Digital Logic Gates2. 실험 목적(1) TTL 및 CMOS logic gates의 동작 원리를 확인한다. Logic level과 noise ... 과 활용 방법을 익힌다.(4) FPGA를 이용해 간단한 논리 회로를 구현하고 동작을 확인한다.1. 제목Lab 3. Decoders and Encoders2. 실험 목적(1) 일반적인 ... (display devices)의 동작원리를 이해한다. 5. 토의1학기 때 이론으로 배운 gate 와 소자들에 대해 직접 실험을 해보았다. 디지털 오실로스코프의 사용이 서툴러

리포트 | 9페이지 | 2,000원 | 등록일 2011.03.27 | 수정일 2021.09.20

다운로드 장바구니
디지털논리회로실험 예비리포트 2. AND OR NOT NAND NOR EX-OR

디지털논리회로 실험 자필 예비리포트2. AND OR NOT NAND NOR EX-OR다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 7장 부호변환회로

제 7 장 부호변환 회로? 실험 목적디지털 시스템에 사용되는 각종 부호변환 회로를 직접 설계한 후, 회로로 구현하여 동작 특성을 이해한다.? 관련 이론모든 디지털 시스템은 정보 ... 는 부호변환 회로를 설계할 수 있다.? 사용 기자재 및 부품? 논리실험기 (Digital Logic Lab. Unit)? 7404 (6조 Inverter)? 7408 (4조 2입력 ... 의 효율적 처리를 위하여 모든 숫자나 문자를 약속된 부호의 형식으로 표현한다. 현재 사용되는 다양한 디지털 시스템들은 통일된 형식이 아닌 각각의 특성에 맞는 부호 형식을 사용하고 있

리포트 | 8페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

egment로 출력하는 디지털 회로를 설계한다.실험결과[작성코드 & 코드설명]1. BinaryToBCD 1의자리module binarytoBCDof1(O,A,B,C,D);output ... 디지털시스템 실험전기전자공학부verilog module< 차 례 >1. HalfAdder2. 4BitAdderSubtractor3. DecoderEncoderMultiplexer ... . Stopwatch디지털시스템 실험 결과보고서실험제목@ 1. HALF ADDER실험목표HALF ADDER코드를 작성하여 HALF ADDER의 기능을 확인하고 Altera QuartusⅡ프로그램

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
디지털논리회로실험 장비사용법 및 시뮬레이션 툴 사용법

로 본 전원 공급기에 전류를 흘려 본 전원 공급기를 파손시키는 수가 있다. 따라서, 이 경우에는 다이 오드를 통해 부하에 전원을 공급한다.(2) 논리실험장치 - 디지털 논리눈 논리값 ... 1. 제 목 : 장비 사용법 및 시뮬레이션 툴 사용법2. 실험목적 : 실험실의 각종 측정장비의 명칭과 기능 및 사용법을 이해한다.3. 이 론(1) 파워서플라이 - 모든 전기기기 ... 는 전원회로를 가지고 있다.◎ 사용법 - 직류 또는 교류의 전원을 공급하는 장비로 일반적으로 그 공급전원의 주파수는 가변될 수 없는 형태가 대부분이다. 사용은 공급받고자 하는 볼트(V

리포트 | 2페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
디지털회로실험 > 결과보고서. Exclusive-OR 게이트와 그응용

의 응용을 살펴본다.2. 실험 결과(1) 다음과 같은 회로를 결선하고 입력 A, B에 따른 출력 X를 측정한다.(2) 다음과 같은 회로를 결선하고 입력 A, B에 따른 출력 Y를 측정 ... 출력 X를 측정한다.(4) 다음과 같은 회로를 결선하고 입력 A, B에 따른 출력 Y를 측정한다.위 두 실험에 대한 실험결과는 다음과 같다.ABXY001101010.166 (0)4 ... 게이트만 가지고 모든 회로를 구현할 수 있다. 실험결과 역시 XOR 게이트와 같은 결과값을 얻었다.(5) 그림과 같은 XOR 게이트 응용회로를 결선하고 입력 A, B, C, D

리포트 | 5페이지 | 1,000원 | 등록일 2007.11.12

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 6장 대소 비교 회로 및 다중 출력 회로

⑴ 실험 목적대소 비교 회로, 일치회로 및 다중 출력 회로를 설계하여, 각 회로의 구성 및 동작 특성을 실험을 통하여 이해하며 학습한다.⑵ 관련 이론 2.1 대소 비교 회로대소 ... 비교 회로는 [그림 6-1]과 같이 입력되는 두 개의 수 A, B를 비교하여 a>B이면 W에 출력이 되고, A=B이면 X에 출력이 되고, A ... 다. 즉, 이 회로는 입력 A, B를 비교하여 W, X, Y에 두 수의 비교 결과를 출력하는 조합 논리 회로이다. 1bit의 2진수 A, B 2개를 비교하여 W, X, Y에 두 수

리포트 | 10페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

1. 실험목표① 부울 법칙에 대해 이해한다.② 드모르간의 정리에 대해 이해한다.③ 부울법칙과 드모르간의 정리를 Verilog를 이용해 시뮬레이션 한다.④ 글리치와 해저드의 개념 ... 을 이해한다.⑤ 해저드를 제거하는 방법을 이해한다.⑥ Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.⑦ Adder을 이용하여 간단한 논리회로를 직접 구성 ... 해본다.2. 기본이론1) 효율적인 논리 회로를 만들기 위해서는 최적화된 부울 방정식이 필요하다. 부울 방정식을 만드는 방법으로 부울 법칙과 드모르간 정리가 사용된다.부울 대수 법칙

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[디지털 회로] <결과>디지털 회로 실험 9,10장encoder,Multiplexer)

하여 각각의 기능 및 동작원리를 실습을 통하여 이해한다.2. 사용 기기 및 부품논리 실험기 (Digital Logic Lab. Unit)7408 (4조 2입력 AND Gate ... 제 9장. Encoder와 Decoder1. 실험목적각종 인코더와 디코더를 구성하여 인코더와 디코더의 기능 및 동작원리를 실습을 통하여 이해한다.2. 사용 기기 및 부품논리 실험 ... 기 (Digital Logic Lab. Unit)7408 (4조 2입력 AND Gate)7432 (4조 2입력 OR Gate)7404 (6조 Inverter){8진/2진

리포트 | 4페이지 | 1,500원 | 등록일 2003.03.16

다운로드 장바구니

이전10개 18 19 20 21 222324 25 26 27 다음10개

파워링크

신청하기