"디지털회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 verilog 게임 실험12 멀티플렉서 전기회로 텀 프로젝트 RS 래치 동작원리 전자회로실험 rlc 직렬공진 회로 LPF와 HPF 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험" 검색결과 301-320 / 8,866건

디지털회로실험 결과 보고서 - 카운터

실험 결과 보고서실험제목실험7. 카운터조학번/성명1. 실험과정 5.1의 결과를 다음의 표에 작성하시오.ClockQAQBQCQD0 ... *************0300014100050100600107000181000901001000101100011210001301001400101500012. 실험과정 5.2의 결과를 다음의 표에 작성하시오.ClockQAQBQCQD00000110002110031110411115011160011700018000091000101100111110121111130111140011150001

리포트 | 2페이지 | 1,000원 | 등록일 2012.12.17

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 17장. MOD-N 카운터 결과레포트

논리회로실험 A반결과17장MOD ? N 카운터5조이름학번실험일15.06.09제출일15.06.19브레드 보드 전압 : 4.91V실험에 사용된 기기 및 부품 : 오실로스코프, SN ... 74LS163AN, HD74LS04P, 직류전원공급장치,HD74HC08P, HD74LS00P, 디지털 실험장치, 330L 저항실험 17.2 74163을 이용한 MOD ? 3 카운터 ... 이 됨을 알 수 있다.실험 17.3 74163을 이용한 MOD ? 5 카운터(1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 5 카운터 회로의 회로도

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트

논리회로실험 A반결과7장가산기와 감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V실험 7.4 전가산기 회로다음 전가산기 회로를 결선하고, 출력 S와C ... 다.THEREFORE A+B+CI=S+C0A=0,B=1,CI=1 이라면 0+1+1=10이므로 자리올림 BO=1, S=0이다.실험 7.5 반감산기 회로(XOR 사용)다음 반감산기 회로를 결선 ... =1, B=1이다.실험 7.8 전감산기 회로다음 전감산기 회로를 결선하고, 출력 D와B _{0}을 측정하여 표를 완성하라.입력출력(D)출력(B _{0})XYB측정값논리값측정값논리값

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
7segment디지털회로실험보고서

디지털 회로실험 보고서BCD-to-7Segment과 목담당교수조 원제 출 일BCD-to-7Segment 디코더BCD-to-7Segment 디코더는 4비트로 구성된 BCD 값 ... f=X+W+Y'Z'g=WX'+YZ'+WY+W'XY'+X'Y h=WX+WY실험결과실험에 사용된 IC7404(Inverters) 1개, 7408(2-input AND) 6개, 7432 ... (2-input OR) 6개실험사진보 고 서 후 기실험도중에 카르노맵만을 보고 하다가 조교님들이 b=X'+W'Y'Z'+WY'Z+W'YZ 이 부분에서 c에서도 사용되는 Y'Z를 끌

리포트 | 8페이지 | 1,000원 | 등록일 2012.12.01

다운로드 장바구니
디지털 연산회로 실험

: 6번실습태도 : 양호과 제 완 성 도 : 양호학부 :메카트로닉스공학부전공 :제어시스템공학과학년 :3학년학번 :2006140060성명 :안정아실험제목실험6. 디지털 연산회로 실험실험 ... 6. 디지털 연산회로 실험1. 목적논리게이트 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기 및 전가산기의 회로의 동작을 확인한다.2. 이론○ 반가산기- 2개의 2 ... 고찰이번 실습은 논리게이트를 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기와 전가산기의 회로 동작을 확인하는 것이었다. 이번 실습에서는 이론공부를 하기 전에 실험

리포트 | 6페이지 | 1,000원 | 등록일 2008.05.28

다운로드 장바구니
디지털회로실험 예비보고서

(1) 32대1 MUX에서는 최소 몇 개의 선택선이 필요한가?25=32이므로 최소 5개의 선택선이 필요하다.(2) 4대1 MUX에서의 두 선택 선을 와 라 하자. 이때 XOR 즉 를 이 MUX로 구현하는 MUX 그림을 그려라.1. 예비보고서(1) BCD 코드에서 7..

리포트 | 4페이지 | 1,500원 | 등록일 2010.09.22

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.121. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 플립플롭의 동작원리를 이해 ... 한다.- 동기식 RS 플립플롭의 동작원리와 응용회로에 대해 이해한다.- 동기식 JK 플립플롭의 동작원리와 응용회로에 대해 이해한다.2. 비동기식 플립플롭과 동기식 플립플롭의 특징 ... 01?10셋 상태10?01리셋 상태11?XX불확실 상태- 상승모서리 RS 플립플롭 -위 그림과 표는 상승모서리 RS 플립플롭의 회로도, 심벌 및 진리표이다. 상승모서리 RS 플립

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가 ... _{2}A _{1} -B _{4}B _{3}B _{2}B _{1}이 된다.실험 8.4. BCD 가산기다음과 같이 BCD 가산기 회로를 결선하라. 또한 표에서 2진수 입력 값을 완성 ... 이 일정한 저항값을 같지 않았기에 측정한 실험마다 모두 다른 결과 값을 갖게 되었다.- 참고문헌 -디지털 논리실험 본 교재 제 8장http://www.engineerclub.in/2014/04/vhdl-code-for-bcd-adder.html(이미지출처)

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트

논리회로실험 A반예비8장보수와 병렬 가BULLET 감산기8조이름학번실험일15.04.07제출일15.04.070. 이 장의 실험목적에 대하여 기술하시오.- 1의 보수 및 2의 보수 ... 여 이해하고, 회로를 설계하여 동작을 확인한다.2. 보수를 이용한 감산 방법(1의 보수와 2의 보수)에 대하여 기술하시오.- 보수란?디지털 컴퓨터에서 보수는 어떤 기준이 되는 큰 수 ... 에 대하여 알아본다.- 보수에 의한 감산 방법에 대하여 이해한다.- 4비트 병렬 가BULLET 감산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다.- BCD 가산기에 대하

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

, 디지털 실험장치, 전압계실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작(1) IC 7476(Dual JK Flip-Flop)을 실험하기 위한 회로도 이다. 회로도 ... 논리회로실험 A반결과12장동기식 RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치 ... ?111010?111101?111110?111101실험 12.3 7476 IC를 이용한 상승모서리 JK 플립플롭 구성(1) IC 7476(Dual JK Flip-Flop)를 이용

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차결과

디지털논리회로실험실험7. Finite State Machines담당교수 : 김 영 록제 출 일 : 2013. 11. 05.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Finite State Machines2. 실험 목적● Finite State Machine (FSM) 회로를 설계하고 분석할 수 있는 능력을 갖춘다.● Mealy와 Moore State ... 사실을 바탕으로 실험에 사용된 회로가 0-1-0-1을 반복하는 일종의 Clock generator기능을 수행한다고 판단하였다. 마지막 실험인 Asynchronous counter의 다.

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차결과

디지털논리회로실험실험8. Multiplier Design담당교수 : 김 영 록제 출 일 : 2013. 11. 12.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Multiplier Design2. 실험 목적● 4 bit 곱셈기를 설계한다.● 설계한 곱셈기를 구현하여 동작을 확인한다.3. 실험 내용 및 결과분석① 구조설계● Multiplier의 구조 ... 는 Shift register이다. FPGA로 하는 실험이지만 가능한 한 TTL로 구현할 수 있게끔 하기 위하여 74194소자를 사용하였다. Clock과 Control signal

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차결과

디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 ... , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그 ... 을 주는 것이 실험의 기본인데, 디지털 실험 KIT를 사용하여 실험을 하다 보니 이정도 하면 되겠지 하는 안일한 생각이 이번 실험 과정을 매끄럽지 못하게 하였다. 그리고 SR

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Multiplexer, Demultiplexer and Comparator2. 실험 목적● Three-state 소자의 동작 원리와 활용 방법을 이해한다.● Multiplexer의 동작 ... 원리를 이해한다.● Exclusive-OR gate의 동작 원리와 비교기 구조를 이해한다.3. 실험 내용 및 결과분석① Tri-state buffer● Tri-state

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차결과

디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이 ... 하였다. 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다. LED7-0까지의 data값을 hexa로 바꾸어주는 과정은 앞

리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Decoders and Encoders2. 실험 목적● 일반적인 binary decoder의 동작 원리를 이해한다.● 7-segment의 동작 원리를 이해한다.● Priority ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차결과

1. 실험 제목 Arithmetic comparator, Adder and ALU2. 실험 목적● Arithmetic comparator의 동작원리를 이해한다.● Half ... -adder 및 full-adder의 동작원리를 이해한다.● ALU (74x181) 소자의 기능을 이해한다.3. 실험 내용 및 결과분석① Arithmetic Comparator ... 하는 회로이다. 각 bit은 Logic으로 1 또는 0이기 때문에 세 bit에 대하여 일치하는지 여부를 판단하여야 한다. 이 때 세 bit가 일치해야만 A=B가 된다.XNOR

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
인하대학교 전자공학과 전자회로실험2 결과보고서 ADC(아날로그 디지털 컨버터)

전자회로실험2 결과보고서학과학년학번조성명전자공학과3학년121312822조김영호실험 제목ADC(Analog to Digital Converter)1. ADCADC는 Analog ... -to-Digital Converter의 약자이다. 아날로그 전기 신호를 디지털 전기 신호로 변환하는 전자 회로이다. 아날로그는 연속이고, 디지털은 discrete (정확히 ... 가 클수록 디지털 신호는 원래 아날로그 파형과 비슷할 것이고 더 고품질의 신호일 것이다. 하지만 데이터가 많아지기 때문에 통신을 할 경우 통신 속도가 더욱 빨라져야 할 것이다.2

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.25

다운로드 장바구니
[디지털회로실험] (실험7) 래치, 플립플롭, 시프트 레지스터 ,(실험8) 8비트 가산기

실험7-(1) SR 래치의 특성? 회로도? 시뮬레이션 결과실험7-(2) Enable이 있는 SR 래치? 회로도? 시뮬레이션 결과실험7-(3) 7474 TTL (D 플립플롭 ... )의 동작 확인? 회로도? 시뮬레이션 결과실험7-(4) 4비트 시프트 레지스터? 회로도? 시뮬레이션 결과실험8-(1) 4비트 가산기 74283 TTL의 동작 확인? 회로도? 시뮬레이션 ... 결과실험8-(3) 2개의 74283 TTL을 이용한 8비트 가산기 동작 확인? 회로도? 시뮬레이션 결과

리포트 | 5페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험12) Verilog HDL을 이용한 기본회로 설계

《 실험12 결과 보고서 》조제출일학과/학년학번이름실험 1) 7-세그먼트 디코더의 설계(1) Verilog HDL 코딩(2) 시뮬레이션실험 2) DE2 보드로의 다운로드 및 동작 ... 0101bcd_in= 4'b0110bcd_in= 4'b0111bcd_in= 4'b1000bcd_in= 4'b1001defaultreset실험 3) Set과 reset이 가능한 D

리포트 | 4페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기