총 27개
-
한양대 Latches & Flip-Flops2025.05.041. Latches Latches는 기본적인 Gate 회로로 구성되는 기억 소자입니다. 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻합니다. 하지만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했습니다. 2. Flip-Flops Flip-Flops는 SR FF, D FF, JK FF, T FF로 구분할 수 있습니다. 각각의 Flip-Flops는 Gate 하나의 차이로 바뀌는 비슷한 구조를 띄고 있습니다. SR Latch에 CLOCK만 추가해준 것이 SR...2025.05.04
-
한양대 Verilog HDL 12025.05.041. Verilog HDL Verilog는 IEEE 1364로 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. VHDL과 다르게 순차적으로 작동하지 않고 clock에 따라 동시 동작하기 때문에 동시성을 표현할 수 있습니다. Verilog HDL은 Behavioral, Data flow, Structural 레벨로 나뉘며 각각 장단점이 있어 목적에 맞게 사용해야 합니다. 2. AND Gate AND gate의 Verilog 코드를 작성하고 시뮬레이션을 통해 입출력 값이 AND gate의 Truth table과 일치하...2025.05.04
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Decoder, Encoder 실험결과보고서2025.05.011. Decoder Decoder는 2진수 입력값을 10진수 값으로 변환하여 출력하는 회로입니다. 입력값 a, b를 받아 d3, d2, d1, d0의 값으로 출력하며, 총 4개의 minterm을 만듭니다. and 게이트와 not 게이트를 이용하여 논리회로를 구성할 수 있습니다. 2. Encoder Encoder는 10진수 입력값을 2진수 값으로 변환하여 출력하는 회로입니다. 입력값을 총 4개 받아 b1과 b0가 출력됩니다. 입력값 a3, a2, a1에 1(High)가 입력되면 해당되는 10진수 숫자 값이 b1, b0를 통해 2진수로...2025.05.01
-
[논리회로실험] 실험5. Decoder&Encoder 결과보고서2025.05.051. Decoder 실험 1에서는 2x4 Decoder의 회로를 구성하고 동작을 확인했습니다. Decoder는 출력보다 작은 입력을 가지며 2x4 Decoder의 경우 2비트의 입력을 가하면 4비트의 출력값이 나오게 동작합니다. 실험 결과 2비트 입력 00, 01, 10, 11이 4비트 출력 0001, 0010, 0100, 1000로 예상결과 truth table과 일치했습니다. 실험 2에서는 BCD to Decimal Decoder를 확인했는데, 이진수를 입력하면 십진수 값으로 출력해주는 역할을 합니다. 2. Encoder 실험 ...2025.05.05
-
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계2025.01.201. Counter Counter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터 n까지, 혹은 n부터 0까지 숫자 병렬 Counter로 나눌 수 있다. 비동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 번째 FF를 제외한 모든 FF가 이전 FF의 출력을 Clock 신호로 받게 된다. 동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 동일한 하나의 신호로 받는다. 2. State Machine State machine은 n개의 fli...2025.01.20
-
물리분석실험 calibration 결과레포트2025.04.291. Calibration 정확한 값 측정은 실험자들에게 가장 기본적이면서도 어려운 문제이다. 실험에서 사용되는 유리 기구들에는 눈금이 있고 이를 통해서 측정값들을 확인할 수 있지만 모든 측정에는 오차들이 존재할 수 밖에 없다. 이 오차에는 크게 두 가지 종류의 오차가 존재하는데 계통 오차와 우연 오차이다. 이 중 계통오차를 해결할 수 있는 방법 중 하나가 바로 Calibration이다. 이 방법을 통해서 우리는 유리 기구들이 가리키는 눈금이 어떤 부피를 나타내는가 확인하고 이를 교정할 수 있다. 2. Measuring Pipett...2025.04.29
-
[반도체공정]Immersion Lithography 포토리소그래피공정 개념, 원리, 효과 정리2025.05.021. Immersion Lithography Immersion Lithography는 반도체 미세회로 공정에서 45 나노미터 이하의 회로 공정에 사용되는 기술입니다. 이 기술은 렌즈와 웨이퍼 표면 사이의 공간을 굴절률이 큰 액체(물)로 대체하여 Photolithography의 분해능을 개선시킵니다. 분해능은 Lithography의 성능을 결정하는 중요한 요소이며, 분해능이 작을수록 더 미세한 회로 패턴을 구현할 수 있습니다. Immersion Lithography를 통해 분해능과 초점심도가 향상되며, 렌즈의 열 문제도 어느 정도 해...2025.05.02
-
디지털시스템설계실습_HW_WEEK102025.05.091. FSM Detector 이번 과제를 통해 FSM Detector를 구현해보는 시간이었습니다. Testbench에서 1101 sequency를 포함하는 input x '011011011110111' sequency를 생성하여 그 결과를 확인했습니다. FSM 모듈은 위의 input을 감지하고 그에 따라 1을 출력하는 것을 알 수 있었습니다. 그리고 이 과정을 분석하면서 Detector의 원리도 이해할 수 있었습니다. 2. Verilog Code 과제에서는 FSM_Detector 모듈을 Verilog로 구현하고, Test Bench...2025.05.09
-
디지털시스템설계실습_HW_WEEK72025.05.091. DFF with synchronous reset and enable 이번 실습에서는 DFF with synchronous reset and enable를 구현하였습니다. 실습 강의노트에 주어진 코드를 입력했지만, 결과 파형을 분석할 때 Q와 QBAR의 값이 반전되지 않는 결과가 생겼습니다. 이는 변수명을 잘못 입력해 생긴 결과였지만, 강의노트에 있는 모듈 코드에서 posedge clk과 'negedge reset'을 추가한 것이 asynchrous 일 때 쓰는 것처럼 보였습니다. 또한 D-FF의 동작원리에 대해서도 다시 한 번...2025.05.09
-
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR2025.01.201. Multiplexer Multiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다. 그리고 보통 2^n개의 입력을 가지고 있어 n-to-1 mux라고도 한다. 이러한 Multiplexer를 이용하면 선택적으로 필요한 여러 입력신호들 중 하나를 단 하나의 bus를 이용해 옮길 수 있게 된다. 그리고 하나의 bus를 통해 받은 신호는 Demultiplexer를 통해 원하는 곳에 신호를 전달할 수 있다. 2. Three-state devices Three-state dev...2025.01.20
2 / 3
