총 27개
-
Decoder와 Encoder 실험 결과보고서2025.11.161. 4-to-2 Line Encoder TTL IC 7432 OR gate를 사용하여 4-to-2 line encoder를 구성하는 실험. L0는 A에 신호 입력 시 켜지고, L1은 B나 D에 신호 입력 시, L2는 C나 D에 신호 입력 시 켜진다. 진리표를 통해 이론값과 실험값이 일치함을 확인하였으며, timing diagram을 통해 각 출력의 시간적 변화를 분석하였다. 2. 2-to-4 Line Encoder TTL IC 7408 AND gate와 TTL IC 7404 NOT gate를 사용하여 2-to-4 line enco...2025.11.16
-
고려대학교 디지털시스템실험 A+ 6주차 결과보고서2025.05.101. SR Latch SR Latch 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. SR Latch의 동작 원리와 특성을 이해할 수 있었습니다. 2. D Flip Flop D Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다. D Flip Flop의 동작 원리와 특성을 이해할 수 있었습니다. 3. JK Flip Flop JK Flip Flop 회로를 Gate level modeling을 사용하여 설계하고 시뮬레이션을 수행하였습니다....2025.05.10
-
한양대 Verilog HDL 22025.05.041. Verilog HDL Verilog HDL (Hardware Description Language)은 IEEE 1364에서 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. Verilog는 CLK에 따라 동시동작 하므로 동시성을 표현할 수 있고, 컴파일 과정이 기존의 프로그래밍언어와는 다르지만 기본적인 문법은 C언어와 유사합니다. 2. Half Adder (HA) Half Adder (HA)는 기본적인 덧셈 연산을 하는 장치로, 입력 2개와 출력 2개의 구조를 띄고 있습니다. 출력은 Carry와 Sum으로 나타...2025.05.04
-
Semiconductor Device and Design - 13~142025.05.101. Full Custom Design Full Custom Design은 표준화된 셀 라이브러리를 사용하지 않고 모든 회로를 설계하는 방식입니다. 장점은 칩 가격이 낮고 성능과 면적 효율이 높지만, 설계 기간이 길고 복잡도와 위험이 높습니다. 2. Semi Custom Design Semi Custom Design은 표준 셀과 메모리 생성기를 사용하는 빠른 설계 방식입니다. 장점은 단순성과 널리 사용되는 방식이지만, 셀 성능이 제한적이고 설계 면적 효율이 낮습니다. 3. Gate Array Gate Array는 기본 논리 게이트와...2025.05.10
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Latches & Flip-Flops2025.01.151. Latches 래치는 가장 기본적인 기억장치 요소이며, 일반적으로 플립플롭은 래치로 만들어진다. 래치는 순차회로를 직접 구현하기 위한 복잡한 클로킹 방식에 사용되기도 한다. SR 래치와 D 래치에 대해 설명하고 있다. 2. Flip Flops 플립플롭은 래치와 동일한 논리 동작을 하지만, 출력의 변화 시점이 클록의 천이 순간에 동기된다. SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭에 대해 설명하고 있다. 3. SR Flip Flops SR 플립플롭은 입력 S와 R을 가지며, 클록 신호의...2025.01.15
-
인하대 VLSI 설계 2주차 CMOS Process flow diagram 등 이론 수업 과제2025.05.031. CMOS Process flow diagram CMOS Process flow diagram을 다시 그려보고 설명하였습니다. CMOS 공정 흐름도를 통해 실리콘 칩 제조 과정을 자세히 살펴보았습니다. 모래에서 실리콘을 추출하고 잉곳을 만들어 웨이퍼를 제작하는 과정부터 포토리소그래피, 이온 주입, 에칭, 게이트 형성, 금속 증착 등 복잡한 공정 단계를 거쳐 최종적으로 완성된 프로세서를 만드는 과정을 이해할 수 있었습니다. 2. Intel 온라인 마이크로프로세서 박물관 Intel 온라인 마이크로프로세서 박물관을 방문하여 실리콘 칩...2025.05.03
-
디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 22025.05.161. Multiplexer (MUX) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.36V, Low는 0.16V로 잘 측정되었다. 이를 통해 여러 입력 데이터 중에서 하나를 선택하는 조합 논리회로인 MUX를 잘 활용한 실험 결과였다. 2. Demultiplexer (DEMUX) 1-to-4 DEMUX를 구성하고, S1과 S0, Y의 입력상태에 따라 출력 D0~D3를 실험한 결과, 이론값대로 잘 나왔으며 전압 레벨도 High는 4.45V, Lo...2025.05.16
3 / 3
