
중앙대학교 아날로그 및 디지털 회로 설계 실습 결과 보고서
본 내용은
"
[A+] 중앙대학교 아날로그및디지털회로설계실습 4차 결과보고서
"
의 원문 자료에서 일부 인용된 것입니다.
2024.02.20
문서 내 토픽
-
1. Wien bridge oscillator 구현이번 실험실습에서는 신호발생기를 소자의 값을 조절하여 원하는 주파수에서 발진시키고, 이때의 발진주파수와 출력파형의 최대치를 관찰하였습니다. 그 결과 4-4-2의 회로의 경우 출력파형이 완벽한 사인파가 아니었지만, Gain 값과 발진주파수 모두 설계값과 비슷하였고, 4-4-3의 회로의 경우 4-4-2의 회로에서 다이오드를 추가하여 왜곡이 감소하는 것을 관찰할 수 있었습니다. Gain 값과 발진주파수 모두 설계값과의 오차가 감소하였습니다.
-
2. 안정된 Wien bridge oscillator 구현다이오드를 추가하여 출력파형의 왜곡이 감소하는 것을 확인하였습니다. Gain 값과 발진주파수 모두 설계값과의 오차가 감소하였습니다. 다이오드는 대신호일 경우 다이오드 중 하나가 Forward bias되어 Feedback 저항과 Op-amp의 이득을 감소시켜 전체 이득을 1보다 작게 조정하고, 소신호인 경우의 이득은 다이오드에 영향을 받지 않게 만들어 전체 이득이 1보다 크게 조정하여 왜곡된 출력 신호를 안정화 시키는 역할을 합니다.
-
1. Wien bridge oscillator 구현Wien bridge oscillator는 RC 네트워크와 증폭기로 구성된 오실레이터 회로입니다. 이 회로는 주파수 선택성이 좋고 안정적인 출력 신호를 생성할 수 있어 다양한 전자 장치에서 사용됩니다. 회로를 구현하기 위해서는 RC 네트워크의 저항과 커패시터 값을 적절히 선택하여 원하는 주파수에서 발진할 수 있도록 해야 합니다. 또한 증폭기의 이득과 피드백 네트워크를 조정하여 안정적인 출력 신호를 얻을 수 있습니다. 이를 위해서는 회로 설계 및 시뮬레이션 기술, 그리고 실제 회로 구현 및 테스트 능력이 필요합니다. Wien bridge oscillator 구현은 아날로그 회로 설계 능력을 향상시킬 수 있는 좋은 실습 과제라고 생각합니다.
-
2. 안정된 Wien bridge oscillator 구현안정된 Wien bridge oscillator를 구현하기 위해서는 몇 가지 고려사항이 있습니다. 첫째, RC 네트워크의 저항과 커패시터 값을 정확히 선택하여 원하는 주파수에서 발진할 수 있도록 해야 합니다. 둘째, 증폭기의 이득과 피드백 네트워크를 적절히 조정하여 출력 신호의 진폭이 일정하게 유지되도록 해야 합니다. 셋째, 온도 변화나 부품 편차 등의 외부 요인에 의한 주파수 변동을 최소화하기 위해 안정화 회로를 추가할 수 있습니다. 넷째, 전원 공급 회로의 안정성도 중요합니다. 이러한 요소들을 종합적으로 고려하여 회로를 설계하고 구현한다면 안정적이고 신뢰성 있는 Wien bridge oscillator를 만들 수 있을 것입니다. 이를 통해 아날로그 회로 설계 능력을 향상시킬 수 있을 것으로 기대됩니다.
-
중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서1. 전가산기 회로 설계 이번 실험실습에서는 입력 조합에 따라 출력이 결정되는 조합 논리 회로를 설계하는 방법을 익히고, 조합 논리 회로의 가산기 회로 중 전가산기 회로를 설계하였습니다. Inverter와 AND/OR gate를 활용하여 전가산기를 설계하였고, 전가산기의 진리표와 일치하게 동작하였습니다. 또한 XOR gate를 통해 S, AND/OR gat...2025.01.04 · 공학/기술
-
중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL) 결과 보고서1. 위상 제어 루프(PLL) 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO의 캐패시터를 10nF, 100nF, 1uF로 바꿔가며 동작주파수 범위가 어떻게 바뀌는지 확인하였다. 첫 번째 실험, 10nF일 때는 약 14~16kHz까지 입...2025.05.10 · 공학/기술
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 7. 논리함수와 게이트1. 논리함수와 논리게이트 논리함수란 논리 변수와 논리 출력값이 대응하는 사상 관계의 하나이며, 논리게이트란 불리안(Boolean) 함수를 구현하는 장치를 말한다. 논리게이트는 하나 또는 그 이상의 이진입력에 대해 논리 연산을 수행하고 결과를 단일 이진 출력으로 나타내게 한다. 이처럼 논리함수와 논리게이트는 회로 설계에 사용되는 중요한 개념이다. 2. AN...2025.04.29 · 공학/기술
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계1. 조합 논리 회로 조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할...2025.04.29 · 공학/기술
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 결과보고서 2. Switching Mode Power Supply (SMPS)1. SMPS(Switching Mode Power Supply) SMPS는 반도체 스위치 소자의 on-off 시간을 조절하여 출력을 안정화시킨 직류 안정화 전원 장치입니다. 고효율, 소형 및 경량화가 가능하여 다수의 전자기기 및 장비 등에 사용되는 중요한 장치입니다. DC-DC 컨버터에 있어 부품의 기생 요소에 의해 출력전압의 저하가 발생하면 안정화 전원...2025.04.29 · 공학/기술
-
[A+] 중앙대 아날로그 및 디지털 회로설계실습 Switching Mode Power Supply 결과보고서 8페이지
결과보고서 3.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 3. Switching Mode Power Supply (SMPS)3-4. 설계실습 내용 및 분석< 그림 2. PWM 제어 회로 >3-4-1. PWM 제어회로1. PWM 제어회로를 구성한다.위와 같이 P-Spice에 작성한 회로도를 바탕으로 기판에 회로를 구현하였다. 아래 은 본 실험에 PWM 제어 회로로 사용된 UC3845 Chip이다. 예비보고서 작성 후 실습 진행을 마칠 때까지 PWM 제어회로를 파악하지 못하였다. 파형의...2021.09.01· 8페이지 -
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 신호 발생기 7페이지
요약: 이번 실험은 Wien bridge 신호발생기를 설계 제작, 측정하였다. 예비보고서에서 발진 주파수 = 1.63 kHz, Loop gain이 = 1을 갖기 위한 증폭기 이득 = 3을 갖도록 설계하였다. 을 통해 = 2를 중심으로 이득을 변화시키면서 파형을 관찰하였다. 첫 번째 실험으로 다이오드를 추가 하지 않은 신호발생기에서는 , 발진주파수가 1.667kHz가 나왔다. 두 번째 실험으로는 다이오드를 추가한 안정된 신호발생기는 ...2023.06.23· 7페이지 -
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 11페이지
요약: 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서 에서 확인했던 것처럼 불리언 식 Cout은 ⊕ 이 고, S의 경우는 ⊗ ⊗ 로 정리할 수 있다. 식에 따라 다르게 하여 실험을 진행하였는...2023.06.23· 11페이지 -
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL) 7페이지
요약: 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO의 캐패시터를 10nF, 100nF, 1uF로 바꿔가며 동작주파수 범위가 어떻게 바뀌는지 확인하였다. 첫 번째 실험, 10nF일 때는 약 14~16kHz까지 입출력의 주파수가 같았다. 두 번째 실험, 100nF은 약 5~10kHz까지 입출력의 주파수가 고정되었다. 세 번째 실험, 1uF은 약 1.3k~2.1kHz 까지의 주파수가 고정되었다.1. 서론위상제어루프...2023.06.23· 7페이지 -
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 7. 논리함수와 게이트 11페이지
설계 실습 7에서는 여러 종류의 논리게이트를 직접 설계하고, 기능을 확인해보는 실험을 진행하였다. 첫 번 째로, AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트를 설계해보았다. 진리표와 동일한 출력을 나 타내는 것을 알 수 있었다. 두 번째로, NAND 게이트만을 이용하여 AND, OR, NOT 게이트를 만들고, NAND 게 이트와 NOT 게이트를 이용해서 3-input NAND 게이트를 만들었으며, 이 또한 진리표와 동일한 출력을 나타내었 다. 세 번째로, AND 게이트와 OR 게이트의 시간 딜레이를 측...2023.02.06· 11페이지