*완* 스토어

*완*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

41개
전체 판매량

105개
최근 3개월 판매량

0개
자료후기 점수

평균B
자료문의 응답률

-

전체자료 41개

Push-Pull 증폭기의 실험에 관한 보고서(결과레포트)

11. Push-Pull 증폭기의 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수local feedback 의 출력파형 overall feedback 의 출력파형overall feedbacklocal feedback입력전압크기0.5V0.5V출력전압크기1V0.38V전압이득20.76Crossover distortion적음많음1. R3 를 OP Amp 출력단자에 연결한 local feedback의 경우와, R3 를 두 transistor의 emitter 단자 접합점이자 부하저항 상단에 연결한 overall feedback의 경우 출력전압의 크기와 모양이 어떻게 달라지는가? 특히 crossover distortion이 어떻게 달라지는가? 그 이유는 무엇일까?☞위의 사진과 표의 내용대로 local feedback 의 경우는 출력전압이 입력전압보다 작아지고, crossover distortion 이 눈에 보일정도로 발생하였다. 여기서 crossover distortion의 정의를 알아보기 위해 문턱전압에 대해서 찾아보았다.문턱전압이란?P형 반도체는 +, 즉 정공이 많은 반도체이지만, 물체의 극성으로 따지자면, 중성 한마디로내부 분자결합구조가 전자가 결합되기 쉬운 상태이다..N형 반도체는 -, 즉 전자가 많은 반도체이다. 물체의 극성으로 따지자면, 이 역시도 중성입이고, 한마디로 내부 분자결합 구조가 전자가 탈출하기 쉬운 상태이다.이 두개의 반도체를 서로 접합시키게 되면, 접합부분에서 N형반도체에서 빠져나온 소량의 전자가 P형 반도체로 이동, 안정화된다. 그러나 이렇게 서로 안정화되면서 나타나는 현상은, P형반도체에는 전자가, N형반도체에는 정공이 많이 생긴다. 이는, 중성인 물체에서 각각 -, + 성분이 더해 졌기 때문에 극성이 생기는 것이다.다시 말하면, 접합다이오드의 접합 부분에 p형반도체에는 -형이, n형 반도체에는 +형의 성분이 생겨, p형반도체에서 빠지기 쉬운 전자가 이 접합 부분을 통과하지 못하게되고, 이 부분을 공핍영역이라 하는데, 여기에 생긴 전위차를 문턱전압이라고 한다.overall feedback의 경우는 출력전압이 입력전압보다 커지고 crossover distortion이 생기지 않았다. 그 이유로는 출력단에 걸린 두 개의 BJT의 diode특성 문턱전압으로 인한 동작점 때문인 것 같다.2. 과 같은 website에서 찾을 수 있는 부품들의 datasheet로부터 OP Amp KA741의 최대출력전류(Output Short Circuit Current)와 및 KTC3198의 정격 collector current를 찾아보라. 이러한 data에 근거해서, 두 개의 complementary transistor로 구성된 push pull output stage를 사용하지 않은 경우와 그것을 사용한 경우 출력전압이 6V인 상태에서 부담할 수 있는 최소 부하저항은 각각 몇인가?위 자료에 따르면, KA741의 최대 출력 전류는 25mA이고, KTC3198의 정격collector current는 150mA임을 알 수 있다. push pull output stage를 사용하지 않은 경우는 KA741의 최대출력전류가 바로 output current가 되므로, R=V/I 를 사용하면, R은 240가 됨을 알 수 있다. 반면, push pull output stage를 사용한경우를 살펴보면, KTC3198의 정격 collector전류가 출력전류가 되므로 최소부하저항 R은 40임을 알 수 있다. 따라서 push pull output stage를 사용한 경우가 부하저항을 더 작게할 수 있다.☞느낀 점이번 실험은 12장과 같이 진행되었으나 비교적 깨끗한 출력파형과 출력 값들을 얻을 수 있었다. 우려와는 달리 crossover distortion은 정확하게 출력이 되었다. 그로인해 push pull output stage가 있을 때와 없을 때의 차이를 명확하게 보게 된 실험이었다.

공학/기술| 2007.07.29| 3페이지| 1,000원| 조회(517)

pull, Push-Pull 증폭기, Push

미리보기

닫기
CE BJT 증폭기의 실험에 관한 보고서(예비레포트)

9. CE BJT 증폭기의 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수☞목표실험 7과 8에서 얻어진 특성곡선이나 parameter를 이용해서 CE/CC BJT 증폭기를 해석하고, 특히 CE BJT 증폭기에 대해 해석결과와 실험결과를 비교해 본다.(2) TR 2N4400이나 KTC3198에 관한 자료에서 dc/ac 전류이득/의 전형적인 값을 찾아,와의 측정치는 실험 8의 결과를 그대로 표 1에 기입한다.표와 같이의 값은 20에서 250사이인데,대체적으로 상온에서 200정도의 값을갖는다고 할 수 있다.(3) 측정되지 않은 BJT내의 base저항 r값은 0으로 간주(무시)하고, 식 (9.7~11)과 (9.16~19)에 의해,, (=0.7),,,,,,,, 전압변동률을 구해서 표 1및 3의 이론치로 기입하되, 아래에 있는 MATLAB program 'exp09.m'을 이용하라.※의 측정치는 8.33 이 나왔는데, 이 값은 데이트 시트의 값에 유효하지 않으므로, 매트랩을 사용할 때에는 데이터의 값인 200을 대입한다.위와 같은 결과가 계산되었다.(4)그림 9.2 회로의 출력전압과 입력/출력저항 및 전류/전압이득을 식(9.15)-(9.19)에 의해 구하되, 입력전압은(t)=10sin2000t[mV]로, 부하저항은 4.7k으로 한다. 특히 출력전압의 최대치는 부하저항 R=1k에 대한 값을 R=4.7k에 대한 값과 나란히 표 3에 기입한다.이 4.7k일때,출력전압 ==-=-53.54=-535.4[v]이 1k일때,출력전압 ==-=-32.46=-323.6[v](5) 그림 9.2(a)의 회로를 PSpice로 simulation하되, 그 과정은 다음과 같이 한다.측정된 parameter표 0. CE BJT 증폭기의 동작점 simulation 및 측정결과V4 =VCCV3V6V5IB,QIC,QVBE,QVCE,QβFPSpice12V3.605V2.794V7.932V40.7μA4.07mA0.811V5.14V100측정치(산출근거),VBE,Q = V3 -V6 =3.605-2.794=0.811VCE,Q = V5 -V6 =7.932-2.794=5.14 ,βF 의 값을 200으로 해볼려고 했으나, 책의 방법대로 PSpice 회로도에서 QbreakN을 에디트 하여 값을 바꾸는 것에서, 조작 미숙으로 잘 되지 않아서, 기본값인 100으로 시뮬레이션을 하였다. 때문에 매트랩 계산을 hfe = 100 으로 다시 해 보았다.다시 해본 결과 위와같은 값들이 계산 되었다.표 1. CE BJT 증폭기의 parameter들과 동작점data/이론치1001000.1621616.94841.94.2mA0.7V4.929VPSpice1001000.15763640.74.07mA0.811V5.14V측정치-8.33N/A1000(cf) 이론상의 출력전압 최대치R=4.7:= -(RR)i= -=-=표 2. CE BJT 증폭기의 교류전압입력에 대한 출력전압의 최대치들v1=vsv2isv7=voio =vo/RLvo'(RL open)이론치0.01VN/A=3.821 uAAvvs = 315.084mV67.04uA381.749mVPSPICE0.01V3.289mV4.0075uA325.464mV69.284uA389.465mV측정치위의 계산은 처음에는 β가 200일 때 해 보았는데, 레포트를 쓰는 도중 β값을 100으로 바꾸었기 때문에 다시 계산하기로 한다.R=4.7k일때= -(RR)i= -=최대치 : 약 315.084 mVR=1000k일때= -(RR)i= -=최대치 : 약 381.174 mVRL= 4.7kΩ 일 때 v1, v2, v7RL= 1000kΩ 일 때 v1, v2 ,v7RL= 4.7kΩ 일 때 is, io표 3. CE BJT 증폭기의 교류해석에 관련된 parameter들 (=100uF, f=1kHz)ΩΩ위의 결과를 표3으로 정리하면,입력저항Ri=vs/is전류이득Ai=io/is전압이득Av=vo/vs출력저항Ro=RL(vo'-vo )/vo전압변동률(vo'-vo )/vo이론치2616.12Ω17.54531.5084994.419Ω0.21158PSPICE2495.32㏀17.31832.5464924.233Ω0.1966측정치표 4.값과 교류입력전원의 주파수 변화에 따른 출력전압 vo의 변화>=100uF, f=1kHz=10uF, f=1kHz=10uF, f=10kHz이론치PSpice325.464 mV253.187 mV305.299mV=100uF, f=1kHz 일 때는 위에서 측정하였고,=10uF, f=1kHz일 때의 vo의파형=100uF, f=10kHz 일 때의 vo의 파형표 5. CE BJT 증폭기가 제대로 증폭할 수 있는 출력전압(교류성분)의 최대치찌그러지지 않게 증폭할 수 있는 출력전압(교류성분)의 최대치 VsmPSpice측정치200mV제일 작은 그래프가 150mV일 때며, 5번째 그래프부터 찌그러짐이 시작된다고 보면, 200mV일때 찌그러짐이 시작된다고 볼 수 있다.

공학/기술| 2007.07.29| 11페이지| 1,000원| 조회(813)

증폭기, 실험, BJT, pspice, CE

미리보기

닫기
OP Amp를 이용한 발진회로 실험에 관한 보고서(예비레포트)

3.OP Amp를 이용한 발진회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수3.1 목표positive feedback path를 갖춘 OP Amp를 이용한 몇 가지 발진회로에 대해 알아본다.3.2 배경이론- 양의 피드백(Positive Feedback)을 가진 OP Amp회로- 양의 피드백(Positive Feedback)을 가진 OP Amp 1차회로- 555 Timer3.3 예비보고사항(0) 위 본문의 내용을 읽고 이해한 후, 식 (3.11)과 (3.13) 및 (3.17)을 확인한다. 만약 본문의 설명이 부족하게 여겨지면 “MicroElectronic Circuit"(Sedra 저)의 Sec.12.4-12.7 또는 “전기전자 회로해석”(양원영 외 5인 공저)의 1.2-3, 2.9-5, 3.5-2절을 참조한다.☞식 (3.11)충전기간 동안의 +입력전위로도 들어가는 커패시터전압의 전위가의 -입력전위인보다 높아져서의 출력이 1로 되어 FF를 reset시킴으로써 그 출력이로 반전될 때까지 출력은을 유지하는데, 그 동안의 시간(High-time)을라 한다.식 (3.13)방전기간 동안 커패시터의 전압가의 +입력전위인보다 낮아지려는 순간의 출력이 1로 되어 FF를 set 시킴으로써 그 출력이으로 반전되는 시점까지 지속되고, 그 동안의 시간(Low-time)을라고 한다.식 (3.17): 커패시터 C가 0[V]에서[V]까지 저항을 통해 충전되는 데 걸리는 시간.(1)Internet 검색창을 통해서나 또는 같은 web site에서 KIA555나 KA555 또는 NE555나 에 관한 자료를 찾아 그 내부 회로가 그림 3.5에 그려진 것과 같은지 확인하고, 공급해 줘야 할값의 범위와에 대한 저/고 출력전위값,를 보고서의 해당란에 기록한다.☞NE555☞에 대한 저 출력 전위 값= 위 표를 참조고 출력 전위 값= 위 표를 참조☞그림 3.5와 비슷한 형태 같다 다만, 좌우가 대칭되어있어서 좀 알아보기가 힘들었다.※참고사이트http://pdf1.alldatasheet.com/datasheet-pdf/view/53594/FAIRCHILD/NE555.html(2) 그림 3.3(a)/3.4(a)에 있는 발진회로들의 출력파형들의 주기를 식(3.7)/(3.9)에 의해, 그리고 PSpice simulation으로 구하여 보고서의 표 1/2에 기입한다. 그림 3.3(a) 회로의 출력파형 주기이론치PSpice측정치출력파형의 주기=2.198ms약 2.3076ms☞이론치주기 :그림 3.4 구형파 발생기구형파 발생기의 PSpice simulation 파형 그림3.4(a) 회로의 출력파형 주기이론치PSpice측정치출력파형의 주기2.1049msec그림 3.4 구형파/삼각파 발생기구형파/삼각파 발생기의 PSpice simulation 파형 그림3.5(a)/3.6(a) 회로의 출력파형 주기

공학/기술| 2007.07.29| 7페이지| 1,000원| 조회(648)

op amp, 발진회로

미리보기

닫기
[공학기술]Digital 논리회로 실험에 관한 보고서(예비레포트)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수☞목표digital 논리회로의 하나인 TTL NAND gate의 동작원리를 알아보고 출력측에 같은 종류의 소자가 몇 개나 부하로 연결될 수 있는지를 나타내는 fan-out의 의미를 이해한다.☞예비보고사항(1) 그림 12.1의 NAND gate에서 입력중 하나만 low(0V)이고 다른 입력은 모두 high(5V)이면 emitter 단자를 통해 그 low 입력을 받는 TR Q는 (saturation, reverse-active)되고, Q(,Q)는 (cutoff, saturation)되며, 이로 인해 C(B)의 전위가 (+0.2V, V=0.8/V+ V= 1.6V)로 되고 출력이 (5V,0.2V)로 나온다. 이 상태에서, low인 입력의 전위를 점점 상승시키면 과연가 몇 V쯤 일 때 Q(,Q)가 (ON, cutoff)되어 출력이 변하기 시작해서, 몇 V쯤 일 때 Q(,Q)가 (saturation, reverse-active)되어 출력이 완전히 변할지, 짐작한 결과로부터 보고서의 그림 1(a)/(b)에 Q3가 없는/있는 경우의 입출력관계 특성그래프를 그려 넣고 그 꺾인 점에 대한 입력 전위값 V과 V를 이론치로 표 1에 기입한다.Q3가 없는 경우의 TTL NAND gate위와 같이 β값을 조정해 보았다.그 후, V2를 5V로 고정시키고 V1을 0~5V까지 변화 시킬 때의 출력파형을 관찰해 보았다.그래프가 꺾이는 시작점은 500mV, 완전히 변하는 점은 739.130mV로 관측되었다.여기서 일반적인 NAND gate 의 진리표는입력출력0 010 111 011 10이와 같으므로, V1, V2 둘중의 하나가 0일때의 출력은 같아지게 된다. 따라서 가장 간단한 V1, V2가 0V일 때, time domain으로 시뮬레이션을 해보았다.위와 같은 결과는 Q3가 없을 때, 입력이 (0,0), (0,1), (1,0) 일 때의 출력이다.위의 파형은 입력을 (1,1)로 했을 시의 출력이다. 결과에비해 0에 가까운 값이 측정되었다.Q3를 결선한 TTL NAND회로위에서처럼 V2를 5V로 고정시키고 V1을 0~5V까지 변화 시킬 때의 출력파형을 관찰해 보았다.그리고 변화의 시작점은 1.1044V, 완전히 변화가 된 점은 1.3261V로 관찰되었다.NAND게이트의 특성에 따라 입출력간의 관계를 알아보면,위의 전압은 입력이 (0,0), (0,1), (1,0) 일 때의 출력 이고,위의 전압은 입력이 (1,1) 일 때의 출력이다. 역시 다른 입력에 비해 0에 가까운 값이 나왔다. 이들 결과를 표로 정리하면,Q3의 유무Vi1Vi2이론치PSPICE이론치PSPICE있는 경우1.1044V1.3261V없는 경우500mV739.130mV과 같이 나오고, 이론치는 PSpice의 결과로 대체하기로 한다.3) Q3가 없는 경우, 식 (11.23)-(11.26)에 의해 계산되는 output-high fan-out이나 식 (11.30)으로 구해지는 output-low fan-out이 어떻게 달라질까?Q3가 없을 때의 iR1은 위와 같이 1.0858mA로 측정이 되었다.

공학/기술| 2007.07.29| 7페이지| 1,000원| 조회(319)

논리회로, 부하, Digital 논리회로, 입출력관계, 입력전위값

미리보기

닫기
[공학기술]Push-Pull 증폭기의 실험에 관한 보고서(예비레포트)

11. Push-Pull 증폭기의 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수☞목표class A 증폭기와 class B 증폭기의 차이점에 대해 알아보고, 특히 전력에 고나한 효율을 높이기 위해 (중간 tap을 가진) 변압기와 BJT 2개를 사용해서 그 2개가 번갈아가며 통전되도록 구성한 transformer-coupled class B push-pull 증폭기의 입출력파형을 관찰해 본다.☞예비보고사항(1) 그림 11.1(a), 11.2(a), 11.3(a), 11.4에 있는 증폭기회로의 class와 최대 전력효율 및 TR 1개가 소비하는 전력의 최대 부하전력에 대한 비와 함께, class B 증폭기의 class A 증폭기에 대한 상대적인 이점을 보고서의 표 1에 기입한다.표 1. 여러 가지 A/B급 증폭기의 비교그림 11.1(a)그림 11.2(a)그림 11.3(a)그림 11.4(a)classCE class Atransformer-coupled class Aclass BPush-pulltransformer-coupled class B Push-pull최대전력효율ηmax25%50%78.5%78.5%TR소비전력의 최대부하전력에대한 비2배2배TR 1개당 2/π2TR 1개당 2/π2class B 증폭기의 class A 증폭기에 대한 상대적인 이점: 최대 전력효율이 class A는 50%에 미치지 못하지만, class B 증폭기는 75%가 넘는 효율을 보여준다. TR에 의해 소비되는 전력도 class A에 비해 매우 작다. 수치적으로 따져보면, 2:2/π2=2:0.2 의 비율로 class B 증폭기의 소비전력이 10배가량 적다. class B의 경우에는 두 개의 TR을 이용한 Push-Pull회로를 구성하여 출력전압파형의 찌그러짐을 최대한 막을 수 있다.※배경이론의 식 (11.3)~(11.8), (11.11)~(11.17) 참조Pspice 시뮬레이션 회로도위와 같이 설정 하였고,각각의 전압에 따라 위와 같은 파형이 나왔고, 약 51mV에서 파형이 왜곡되지 않는 최대값이 측정 되었다.ic1을 측정한 결과 위와 같은 파형이 나왔다. 반파정류가 되고 있는듯한 모습이다.ic2를 측정한 결과 위와 같은 파형이 나왔다. 마찬가지로 반파정류의 성향을 띤다.i를 측정한 결과는 위와 같았다. 이 파형은 ic1+ic2의 파형과 같다.R2를 제거하고 측정한 파형은 위와 같이 나왔고, 약48mV에서 파형이 왜곡되지 않는 최대값이 측정 되었다.R2를 제거하고 시뮬레이션 하였을때, symbol □로 측정된 것이 ic1, ◇로 측정된 것이 ic2이다.i의 파형은 위와 같이 관찰되었다.☞그 다음으로 R2대신 점퍼선을 연결하여 C를 제거한 효과를 갖은 후, 출력 파형을 관측해 보았다.위와 같은 모습으로 왜곡되어 측정 되었다.왜곡되지 않는 지점을 찾아보기위해 전압을 조금씩 올려본 결과, 입력전압500mV정도에서 왜곡이 사라짐을 발견하였다.레포트를 쓰고나서, 11장 실험을 옛날 책 기준으로 예비레포트를 썼다는 것을 깨달아서 현재 책의 내용으로 한번 더 쓰기로 한다.(2) 그림 11.4의 회로에서 저항를 (실선으로 그려진 것처럼) OP Amp 출력단자와 연결한 경우, 그리고 (점선으로 그려진 것처럼) 두 transistor 의 emitter 단자와 연결한 경우를 PSpice로 simulation하되, Simulation Profile에서 Analysis type을 Time Domain(Transient)로 설정해서 5ms동안의 출력파형

공학/기술| 2007.07.29| 9페이지| 1,000원| 조회(571)

push-pull, Push-Pull 증폭기, 출력 파형, 입축력관계, 직류전압..

미리보기

닫기