*상* 스토어

*상*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

7개
전체 판매량

43개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 10개

[독후감] 나의 사랑 로징냐

{{{{{제목:{{{제출일:교수명:학 과:학 번:이 름:'나의 사랑 로징냐 를 읽고이 작품은 나의 라임오렌지 나무 의 작가인 바스콘셀로스가 1962년 장미, 나의 쪽배 라는 원제목으로 발표한 것으로 이 작가에게 최초로 문학적 성공을 거두게 한 작품이기도 하다. 또한 이 작품의 배경과 내용은 작가 자신이 여행과 탐험으로 얻은 체험의 구상이라고 한다.작품의 주 배경은 브라질 아마존 강 유역의 가장 큰 지류인 아라구아이아 강인데 작품 속의 과거 회상이나 이야기에서는 이 유역의 자연이 아주 자연스럽게 의인화되어 있다. 주인공인 제오로꼬는 자연, 특히 자신의 쪽배인 로징냐와 대화를 나누는, 어찌보면 좀 이상하다고도 할 수 있는 사람이다. 그의 쪽배 로징냐 또한 주인에게 걸 맞는, 사람의 말을 이해하는 특별한 능력을 가지고 있다. 그 때문에 마을 사람들은 로징냐를 두려워했고, 제오로꼬를 좋아하면서도 그를 미친 사람으로 여기고 있었다. 작품의 첫 부분에서는 제오로꼬와 로징냐의 이야기를 다루고 있는데, 아주 자연스럽다고 느낄 수 있을 정도로 감정과 의인적인 수법, 과거 회상의 묘사가 뛰어 났고, 작품 내의 모든 묘사가 이야기를 하는 듯 서술로 이루어져 읽기가 아주 쉽다. 평화로운 생활을 하고 있던 제오로꼬와 로징냐에게 한 가지 사건이 생겼다. 도시에서 온 의사가 제오로꼬를 정신병자로 판정해 그를 도시에 있는 정신 병원으로 데려간 것이다.도시의 병원으로 간 제오로꼬는 병원에서 심한 고생을 하게 된다. 그의 병원이 그가 자연에 생명이 있다고 믿는 것이라 생각한 의사는 그를 독방에 가두고, 그에게 나무는 말을 못한다. , 나무는 단지 나무일뿐이다. 라는 말을 외우게 하지만, 자연의 생명을 믿는 그는 그 말에 거역한다. 그러자 병원의 간호사들은 그에게 구타를 가하고 물벼락을 맞히며, 그를 지치게 하여 자신들의 말에 복종하도록 만든다. 이런 일이 계속되자 심신이 망가져 버린 제오로꼬는 결국 그들에게 굴복하여 그의 믿음을 저버린 대가로 병원에서 나오게 된다.고향으로 돌아온 제오로꼬, 그러나, 고향에는 낡아빠진 로징냐가 그를 기다리고 있었고, 서로의 대화에서 그의 믿음을 되찾게 된다. 그러나 로징냐는 너무 낡아 있었다. 로징냐의 부탁으로 그를 태워버린 제 오로꼬는 여행을 계획하고 암말 한 마리를 산다. 그런데 어찌된 일인지 그 암말도 제 오로꼬와 대화를 할 수 있었다. 기쁨을 느낀 제오로꼬는 암말에게 로징냐란 이름을 붙이고 같이 여행을 떠난다.

독후감/창작| 2003.04.18| 3페이지| 1,000원| 조회(460)

사랑, 독후감, 나의 사랑 로징냐, 로징냐, 나의 사랑

미리보기

닫기
[논리회로] 부울(Boolean)대수와 논리회로의 간소화 평가A+최고예요

⊙ 본문 요약 정리실험 2부울(Boolean)대수와 논리회로의 간소화1. 부울대수의 공리부울대수는 0 과 1의 2개 요소와 AND, +OR의 두 연산자만을 사용하는 대수로서 다음과 같은 공리를 바탕으로 전개된다.[공리 1] {1 ~ A가~0이~아니면 A=1~이다{~A가~1`이면 ~ BAR A `= `0 이다{2~ A가 ~1이면 ~ BAR A = 0이다.{A가 ~ 0이면~ BAR A = 1이다.[공리 2] 1 0+0=02 0+1=1+0=13 1+1=1[공리 3] 1 0·0=02 0·1=1·0=03 1·1=12. 부울대수의 정리와 법칙{[정리 1]교환 법칙1 A·B=B·A2 A+B=B+A{[정리 2]결합 법칙1 (A·B)·C=A·(B·C)2 (A+B)+C=A+(B+C){[정리 3]분배 법칙1 A·(B·C)=A·B+A·C2 A+(B·C)=(A+B)·(A+C){[정리 4]동일 법칙1 A+A=A2 A·A=A{[정리 5]1 0+A=A2 0·A=03 1+A=14 1·A=A{[정리 6]1 A+=12 A·=0{[정리 7]1 A+A·B=A2 A·(A+B)=A{[정리 8]1 A+·B=A_B2 A·(+B)=A·B{[정리 9]1 {BAR BAR A = A3. 부울대수식에 의한 논리회로의 설계1 요구되는 논리에 의하여 진리표 작성2 진리표에 의하여 부울대수식을 만든다. 이때 부울대수식은 가급적 간소화된 형태로만들어야 한다(부울정리, 카르토맵 등을 이용)3 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.⊙ 예비 문제1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.1 A+AB=A☞ 부울정리 72 A+B=A+B☞ 부울정리 83 (A+B)(A+C)=A+BC☞ 부울정리 3 분배법칙2. 부울대수를 사용하여 다음 식을 최대한 간소화하시오.1 AB+A(B+C)+B(B+C)=AB+AB+AC+B=A(B+B)+AC+B=AB+AC+B=A(B+C)+B2 [(C+BD)+]C=[C+BD+]C=CC+CD+C=C+CD+C=(C+CD+C)=(C+CD)=C+CD3. karnaugh맵을 이용하여 다음 식을 최대한 간소화하시오.1 X=AC=BC+C++A{ABC*************11101☞ +C2 X=+B+AB+A+CD+ACD+C+BC+ABC+AC{ABCD*************1*************01111☞ +C4. 다음과 같은 진리표를 만족하는 논리회로를 설계하시오.{ABCX*************1*************11111{ABC*************10111= AB+BC+AC{5. 아래 [그림 2-3]과 같은 회로에서 출력 X의 논리식을 구한 후 이를 부울대수의 정리를 이용하여 간소화 시키고 와 같은 진리표를 작성하시오.{[그림 2-3]{ABCX*************1*************11111☞ AB+AC◈ 실험절차1. [그림 2-4] (a),(b)회로의 입력 A,B에 과 같은 전압을 인가한 후 각각의 출력 Z1,Z2를 측정하고 기록하시오. 또한 이 결과가 부울대수의 [공리2],[공리3]과 일치하는지를 설명하시오.{{(a) (b)[그림2-4]{입 력출 력ABZ1Z*************5555[공리 2] 1 0+0=02 0+1=1+0=13 1+1=1[공리 3] 1 0·0=02 0·1=1·0=03 1·1=1일치2. (1) 논리식 A+(B·C)=Z1을 나타내는 논리회로를 그리시오.{(2) 논리식 (A+B)·(A+C)=Z2를 나타내는 논리회로를 그리시오.{(3) (1),(2)에서 그린 논리회로의 입력 A,B,C에 와 같은 입력전압을 인가한 후 각각의 출력 Z1,Z2의 전압을 측정하여 기록하시오.(4) (3)에서 완성된 진리표를 보고 부울대수의 [정리3]2의 성립여부를 설명하시오.{입 력출 력ABCZ1Z20*************005*************5505555555[정리3] 2 A+(B·C)=(A+B)·(A+C) Z1과 Z2가 일치하므로 성립3. (1) [그림 2-5] 회로를 구성하여 의 입력전압을 인가한 후 출력전압을 측정하여 기록하시오.{{입 력출 력ABZ000050505555(2) [그림 2-5] 회로의 논리식을 쓰고 이 회로의 실험결과가 부울대수의 어떤 정 리에 해당되는지를 쓰시오.(AB)+A=Z (AB)+A=A 정리74.(1) [그림 2-6] 회로를 구성하고 의 입력전압을 인가했을 때 출력(Z1) 전압을 측정하여 기록하시오.{{입 력출 력ABCZ1Z20*************00555*************05555555(2) [그림2-6] 논리회로의 논리식을 쓰고 이를 부울대수를 이용하여 간소화 하시오.☞ AB+BC=ZAB+BC(3) (2)에서 간소화된 논리식으로 논리회로를 구성하여 그린 후 출력을 Z2로 하여의 입력전압을 인가하여 출력(Z2)전압을 측정하여 기록하시오.{5. (1) 의 진리표를 보고 논리식을 기록하고 카르노맵을 이용하여 가장 간단한 논리식을 구하시오.{ABCZ**************************001110☞ A+C(2) (1)에서 간소화된 논리식으로 논리회로를 구성하고 그리시오.{(3) (2)에서 논리회로의 입력 A,B,C에 의 논리 0에는 0[V], 논리 1에는 5[V] 전압을 인가했을때의 출력 전압을 측정하여 논리표에 기록하시오.{입력출력ABCZ**************************0011106. (1) [그림 2-7] 회로를 구성한 후 입력 A,B,C에 의 전압을 인가했을 때 출력전압 X,Y를 측정하여 기록하시오.{[그림 2-7]{입 력출 력ABCXY0*************50555*************00055555(2) [그림 2-7]회로에 대한 논리식을 쓰시오. 또한 이 논리식을 줄일 수 있다면 간소화된 논리식으로 다시 쓰시오.A+BC7. (1) 다음 부울 함수를 카르노맵을 이용하여 간락화 하시오.Z=+C+BC+A+C+(2) (1)에서 간략화된 논리수식에 대한 회로를 구성하여 그림으로 나타내시오.{(3) (2)에서 구성한 회로의 입력에 와 같은 접압을 인가할 때 출력전압 을 측정하여 기록하시오.{입 력출 력ABCDZ00**************************500*************55005*************0*************5550

공학/기술| 2002.12.05| 11페이지| 무료| 조회(1,924)

회로실험, 논리회로, 논리회로실험

미리보기

닫기
[논리회로]가산기와 감산기 평가A좋아요

{{{{{제목:{{제출일:교수명:학 과:학 번:이 름:{{실험 5가산기와 감산기1. 반가산기반가산기(Half Adder)는 1비트의 2진수를 더하는 회로로서 A, B 2개의 입력 값인 2진수를 더하여 출력 값인 합(S)과 자리올림의 값(C)을 구하는 것으로 진리표를 과 같다.{입 력출 력ABSC*************101 반가산기의 진리표진리표로부터 각 출력에 대한 논리식을 유도할 수 있다. 합(sum)을 S,자리올림(Carry)을C라 하면,S=B+A=A BC=AB논리식으로부터 논리회로를 구성하면[그림 5-1]과 같다.{[그림 5-1] 반가산기 논리도반가산기는[그림 5-2]와 같이 표시하기도 한다.{[그림 5-2] 반가산기 논리표시도2. 전가산기전가산기는 2자리 이상되는 2진수의 합에서 가수, 피가수 및 자리올림수 등 3개의 2진수를 더할 수 있는 장치로 FA(Full Adder)라 한다.예로서 [그림 5-3]과 같이 A=101, B=011을 합할 경우 최하위 자리수는 가수 1, 피가수 1 두 수를 더하면 되나, 두 번째 자리수에서는 가수 0, 피가수 1, 자리올림수 1의 세 수를 더해야 한다. 세 번째 자리수도 마찬가지로, 1, 0, 1 세 수를 더할 수 있어야 한다. 이러한 수행을 하는 장치가 전가산기이다.{[그림 5-3] 두 수의 합전가산기의 진리표는 와 같고 논리표시도는 와 같다.{[그림 5-4] 전가산가의 논리표시도{입 력출 력AnBnCN-1SnCn0**************************1011100111111 전가산기의 진리표의 진리표에 의한 논리식을 써보면,{S SUB n = bar A `sub n barB` sub n C sub n-1 + bar A `sub n B` sub n bar C `sub n-1 + A `sub n barB` sub n bar C` sub n-1 + A sub n B sub n C sub n-1 #= A sub n B sub n C sub n-1~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~b n B sub n bar C` sub n-1 + A sub n B sub n C sub n-1 #= C sub n-1 ( A sub n B sub n ) A sub n B sub n~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~논리식에 의하여 전가산기의 논리회로는 [그림 5-5]와 같이 구성할 수 있다.{[그림 5-5] 전가산기의 논리회로도3. 반감산기반감산기(Half Subtractor)는 1비트의 2진수를 빼는 회로로서 입력 A,B의 차(difference)와 자리내림의 값(b)을 구하는 것으로 진리표는 과 같다.{입 력출 력ABb(빌림수)d(차)*************100 반감산기의 진리표진리표에서 논리식을 유도하면,d=B+A=A Bb=B논리식으로부터 반감산기의 논리회로를 구성하면 [그림 5-6]과 같다.{[그림 5-6] 반감산기의 논리회로4. 전감산기피감수를 An, 감수를 Bn, 아래자리에서 요구한 자리내림수를 bn이라 하고, 이들을 입력으로 하여 감산 결과인 차 d와 n+1 자리에서 자리내림이 필요한가의 여부를 bn+1을 출력으로 나타내어 진리표를 작성하면 와 같다.{입 력출 력AnBnbnbn+1d0**************************1001100011111 전감산기의 진리표진리표에 의해 논리식을 써보면,{d=bar A`n barB`nbn+barA`nBn barb`n+An barB`n barb`n+AnBnbn#=An Bn bn~~~~~~~~~~~~~~~~~~~~~~~~~~~~~{bn+1=bar A`n barB`nbn+barA`nBn barb`n+barA`n B`n b`n+AnBnbn#=barA`n(Bn bn)+B subn `b sub n```~~~~~~~~~~~~~~~~~~~위 논리식에 의해 전감산기 회로를 구성하면 [그림 5-7]과 같다.{[그림 5-7] 전감산기또한 두 개의 반감산기를 이용하여 전감산기를 구성하면 [그림 5-8]과 같이 된다.{[그림 5-8] 반감산기에 의한 전감산기◈ 예비 문제1. 반가산기를 NOR 게이C=AB=BAR{BARA + BARB}2. 반감산기를 NOR 게이트만을 이용하여 구성하시오.(게이트수 최소로 하여 설계할 것){d=barbar{(bar{barA + B})+ (bar{A + barB})}, {b=BARA B=BAR{A+BARB}3. 전가산기의 논리식 {S SUB n = bar A `sub n barB` sub n C sub n-1 + bar A `sub n B` sub n bar C `sub n-1 + A `sub n barB` sub n bar C` sub n-1 + A sub n B sub n C sub n-1 #= A sub n B sub n C sub n-1~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~을 증명하시오.{S SUB n = bar A `sub n barB` sub n C sub n-1 + bar A `sub n B` sub n bar C `sub n-1 + A `sub n barB` sub n bar C` sub n-1 + A sub n B sub n C sub n-1 ##= BARA sub n (BARB sub n C sub n-1 + B sub n BARC` sub n-1 )+ A(BARB` sub n BARC` sub n-1 + B sub n C sub n-1 )~~~~##= BARA sub n (B sub n C sub n-1 )+A sub n (BARB sub n C sub n-1 )~~~~~~~~~~~~~~~~~~~##= A sub n B sub n C sub n-1~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~4. AND, OR, NOT 게이트만을 이용하여 전가산기 회로를 구성하여 그리고, 진리표를 작성하시오.{◈ 사용기기 및 부품DC power supply오실로스코프74*************874327486◈ 실험절차1.(1) [그림 5-9]와 같은 회로를 구성하여 입력전압을 인가했을 때 출력파형을 측정하여 에 기록하시오.{[그림 5-9]{입 력출 력ABSC0000 력출 력ABSC*************505{(3) (1),(2) 실험의 회로에 대한 출력 S, C에 대한 논리식을 각각 쓰고 이 회로가 어떤 회로인지에 대하여 설명하시오.☞ 반가산기 회로2. (1) 전가산기 회로의 진리표를 그리고, 출력 Sn, Cn에 대한 논리식을 쓰시오.{입 력출 력AnBnCN-1SnCn0**************************1011100111111{S SUB n = bar A `sub n barB` sub n C sub n-1 + bar A `sub n B` sub n bar C `sub n-1 + A `sub n barB` sub n bar C` sub n-1 + A sub n B sub n C sub n-1 #= A sub n B sub n C sub n-1~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~{C SUB n = bar A `sub n B` sub n C sub n-1 + A `sub n bar B` sub n C sub n-1 + A sub n B sub n bar C` sub n-1 + A sub n B sub n C sub n-1 #= C sub n-1 ( A sub n B sub n ) A sub n B sub n~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~(2) 입력을 An, Bn, Cn-1, 출력을 Sn, Cn으로 하여 SN7486, SN7400만을 이용한 전가산기 회로를 (1)에서 구한 진리표 및 논리식에 의하여 구성하여 그리시오.{(3) (2)에서 구성한 전가산기회로의 입력에 와 같은 입력전압을 인가할 때 출력전압을 측정하여 기록하시오.{입 력출 력AnBnCN-1SnCn0**************************5*************. (1) [그림 5-11]과 같은 회로를 구성하고 과 같은 입력을 인가했을 때 출력전압을 측정하여 기록하시오.{{입 력출 력AnBnCN-1SnCn0*************5055*************505055555(2) ( SN7486과 SN7400을 이용하여 논리회로를 구성하시오.(입력 A, B, 출력 b,d).d=A B, {b=barA B=bar bar { barA B}(2) (1)에서 구성한 논리회로의 입력에 과 같은 입력전압을 인가할 때 출력전압을 측정하여 기록하시오.{입 력출 력ABb(빌림수)d(차)*************5005.(1) [그림 5-12]와 같은 회로를 구성하고, 출력전압을 측정하여 에 기록하시오.{[그림 5-12]{입 력출 력AnBnbnbn+1d0**************************5005500055555(2) [그림 5-12] 회로의 출력 Z1, Z2에 대한 논리식을 쓰고 이 회로가 전감산기 회로임을 증명하시오.{Z1=BARA` BARB`C+BARA`BC+A BARB`BARC + ABC=BARA`(B C)+BC{Z2=BARA `BARB C + BARA ` B BARC ` + BARA ` B C + ABC=A B C6. (1) [그림 5-13]과 같은 2bit 병렬 2진 가산기 회로를 구성하고 출력전압을 측정하여 에 기록하시오.{{[그림 5-13]{입 력 1입 력 2출 력A1A0B1B0C01S1S0*************005*************050*************05055555550(2) 윗 실험에 의하여 2bit 병렬 2진 가산기 회로의 동작에 대하여 설명하시오.⊙ 하나의 전가산기로는 2개의 1-비트 숫자와 하나의 입력 캐리를 가산 할 수 있다. 1-비트 이상의 2진수를 가산하려면 전가산기를 한 개 이상 사용하여야만 한다. 여러 비트로 이루어진 두 2진수를 가산할 경우 각 열은 하나의 sum비트와 1또는 0의 캐리를 발생시킨다. 2진수를 가산할 수 있는 논리회로의 구현을 위해서는 가산할 2진수의 비트 수만큼의 전가산기가 필요하다. 2-비트 수를 가산하려면 2개의 가산기가 필요하고, 3-비트 수에 대해서는 3개의 가산기가 필요하다. 위실험에서 보는 바와 같이 각 가산기의 캐리 출력은 다음 상위단 가산기의 캐리 입력이 된다. 2있다.

공학/기술| 2002.12.05| 15페이지| 1,000원| 조회(1,664)

반가산기, 논리, 가산기, 논리회로, 감산기

미리보기

닫기
[논리회로] RS 및 D 플립플롭(Filp Flop) 평가B괜찮아요

{{{{{제목:{{제출일:교수명:학 과:실험조:학 번:이 름:{{실험 8RS 및 D 플립플롭(Filp Flop)1. RS 플립플롭2개의 출력 Q, , 2개의 입력 Set, Reset를 갖고 한 게이트의 출력에서 다른 게이트의 입력으로 쌍으로 된 교차 접속선이 피드백 통로를 형성하고 있는 것을 RS 플립플롭 또는 RS 래치(latch)라고 부른다. NOR 게이트로 구성된 RS 플립플롭은 [그림 8-1]과 같으며, 진리표는 과 같다.{{Tn에서의 입력Tn+1에서의 출력상 태RSQn+1n+100Qnn이전 상태 유지0110Set1001Reset1100부정(사용안함) NOR 게이트 RS F/F의 진리표[그림 8-1] 회로의 논리식은{NAND 게이트로 구성된 RS 플립플롭은 [그림 8-2]와 같으며, 진리표는 와 같다.{{Tn에서의 입력Tn+1에서의 출력상 태RSQn+1n+10011부정(사용않음)0110Set1001Reset11Qnn이전 상태 유지 NOR 게이트 RS F/F의 진리표[그림 8-2] 회로의 논리식은{2. 동기식 RS 플립플롭[그림 8-1], [그림 8-2]와 같은 회로에서는 입력 R과 입력 S가 유효하게 되는 시간적 제한이 없는 비동기 상태이므로 [그림 8-3]과 같이 동기입력 CP=1일 때만 RS 플립플롭이 동작을 하고 CP=0일 때 S =R =1이 되어 Qn+1=Qn 즉, 출력이 그전 상태의 출력과 상태변확 없도록 한 RS 플립플롭을 동기식(Clocked) RS 플립플롭이라 한다.{[그림 8-3] 동기식 RS 플립플롭동기식 RS 플립플롭의 진리표는 과 같다.{CPTn에서의 입력Tn+1에서의 출력상 태RSQn+1n+10ddQnn이전상태 유지100Qnn이전상태 유지10110Set11001Reset11111부정(사용안함)※d 표시는 어떤 논리도 무방하다는 표시(don't care) 동기식 R-S 플립플롭의 진리표[그림8-1] (a) 회로의 논리식은{[그림 8-4]는 동기식 RS 플립플롭의 입력에 대한 출력파형 그림이다.{3. D 플립플롭D 플립플롭은 Delayed Flip Flop의 약어로서 동기식 RS 플립플롭의 변형된 형태이고 논리회로, 논리기호는 [그림 8-4] (a),(b)와 같다.{[그림 8-5]에서와 같이 D 플립플롭은 동기식 RS 플립플롭의 R, S 입력 대신 D, D의 입력이 인가되어 R=S=0, R=S=1인 논리상태가 없어진다. 이런 관계에서 동기식 RS 플립의 변형으로 D 플립플롭을 구성하면 [그림 8-6]와 같이 되고 진리표는 와 같다.{{CPTn에서의 입력Tn+1에서의 출력상 태DQn+1n+10dQnn이전상태 유지↑001set↑110Reset D 플립플롭의 진리표[그림 8-5] 회로의 논리식은{결과적으로 D 플립플롭에서는 CP=0 일 때 이전상태를 유지하고 있고 CP=1 일 때 D의 논리가 출력(Qn+1)에 지연되어 전달되며, 이때 출력은 CP와 동기화 된다. [그림 8-7]의 논리도를 보면 입력 D가 출력에 전달되며 출력이 CP와 동기화 됨을 알수 있다.{일반적으로 [그림8-5] (a)와 같은 D 플립플롭을 에지트리거 D 플립플롭이라 한다. 특히 [그림 8-7]에서와 같이 CP 가 CP의 상승 모서리에서 발생하는 것을 포지티브 에지트리거 D 플립플롭이라 하고 CP 가 CP의 하강 모서리에서 발생한다면 이는 네거티브 에지트리거 D 플립플롭이다.[그림 8-5] (a) 회로에서 펄스변이 검출기가 없는 히로를 D래치(latch)라 한다. D래치의 경우 [그림 8-8]에서와 같이 클릭펄스 CP의 폭이 넓게 되면 클럭타이밍에 동기화 시킬수 없어지는 문제점이 발생한다. 이러한 문제점을 해결한 것이 앞에서 설명한 에지트리거 D 플립플롭이다.{◈ 예비문제1. (1) [그림 8-1] 회로에서 n+1=n+R가 됨을 증명하시오.{bar Q ` sub n+1 = bar{S + bar {R + barQ} sub n} ~~~= bar { S + bar R ` Q sub n}~~~ = bar S ~ bar{ barR ` Q sub n} #= barS + (R + bar Q` sub n ) ~ = barS` R + bar S ` barQ `sub n ~``~~~`~~~~~~~~(2) [그림 8-2] 회로에서 n+1=+(n·)가 됨을 증명하시오.{barQ` sub n+1 = bar{S·bar{R barQ}}~=~ bar{S(barR ` + Q sub n `)} ~=~ barS + bar{barR + Q sub n} ~ = ~ bar S + R bar Q sub n ~ = ~barS + bar Q sub n R(3) [그림 8-3] 회로에서 n+1=R·CP+n+nP가 됨을 증명하시오.{barQ ` sub n+1 ~ = bar{bar{R C }sub p bar{barSC ` sub p `barQ ` sub n }} = RC sub p + barSC ` sub p ` · barQ ` sub n ` = RC sub p + barQ ` sub n ( barS + bar C ` sub p ) ` =~ R·C sub p + bar Q `sub n bar S + barQ ` sub n bar C ` sub p(4) [그림 8-5] 회로에서 Qn+1=D·CP+Qn(D+P),n+1=·CP+n(+P)가 됨을 증명하시오.{Q sub n+1 = bar{bar{D `C'}`subp bar{bar{barD ` C' sub p}Q sub n}} ~ = ~ bar bar{DC' sub p} + bar bar{bar{barD C' sub p} Q sub n}} ~ = ~DC'subp + Q sub n (D + barC' `sub p ){bar Q `sub n+1 = bar{bar{barD `C'}`subp bar{bar{D ` C' sub p}Q sub n}} ~ = ~ bar bar{barD C' sub p} + bar bar{bar{D C' sub p} Q sub n}} ~ = ~barD C'subp + barQ sub n (barD + barC' `sub p )2. [그림 8-3] (a)회로의 입력파형이 아래와 같을 때 출력 Q와 Q에 대한 파형을 그리시오.{3. D 플립플롭의 입력이 아래와 같을 때 D 래치의 출력을 Q1, 포지티브 에지트리거 D 플립플롭의 출력을 Q2라 하고 Q1, Q2의 출력 파형을 그리시오.{◈ 사용기기 및 부품DC power supply오실로스코프74*************4◈ 실험절차1. (1) [그림 8-9] (a), (b) 두 회로를 각각 구성하시오.{(a){(b)[그림 8-9] RS 플립플롭(2) (a)회로에 대한 논리식을 쓰고 논리식에 의하여 출력의 결과를 미리 예측하시오.{(3) (b)회로에 대한 논리식을 쓰고 논리식에 의하여 출력의 결과를 미리 예측하시오.{(4) 구성된 (a)회로의 입력 R, S에 와 같은 입력을 인가했을 때의 출력전압을 측정하여 기록한 후 (2)에서 예측한 결과와 일치하는지를 토의하시오.⊙일치{(5) 구성된 (b)회로의 R, S에 와 같은 입력을 인가했을 때의 출력 전압을 측정하여 기록한 후 (3)에서 예측한 결과와 일치하는지를 토의하시오.{입 력출 력RSQQ*************0055500{입 력출 력RSQQ05505*************55 (6) [그림 8-9] (b)의 회로에 아래 그림과 같은 입력 (R, S) 파형을 인가하여 출력 Q, Q의 파형을 측정하여 그리시오.{2. (1) [그림 83-]과 같은 회로를 구성하시오.{(2) 과 같은 입력 (CP, S, R)을 인가하여 출력파형을 측정 기록하시오.{클록수입 력출 력CPRSQQ*************0000*************6005*************0955555(3) 윗실험 결과로부터 클록수 1, 2, 3, 4의 각각의 출력 상태가 동일한 이유를 자세히 설명하시오. 또한 클록수 5, 6, 7, 8의 각각의 출력 상태가 동일한 이유도 자세히 설명하시오.입력값이 Cp가 0이거나, Cp,R,S가 100일 때 출력 값은 이전상태로 유지된다,그러므로 1,2,3,4의 값이 동일하고 5,6,7,8의 값이 동일하다.(4) [그림 8-3]의 회로에서 연결된 CP 스위치를 제거하고 이 스위치 대신 단일 펄스 발생기를 연결 하여 에 지시된 순서에 따라 실험하여 측정된 결과를 기입하시오.{CP입 력단일펄스 인가하기전의 출력단일펄스 인가후의 출력RSQQQQ10*************0**************************1,2,3……,⑫의 순서대로 실험하시오.(5) 에 의하여 다음의 동작 파형을 완성하시오.{(6) (5)번의 동작파형에서 CP의 역할에 대하여 쓰시오.R,S입력값에 대해 Cp의 입력값이 high일 때 출력값이 변하고, low일 때 출력값은유지된다.3. (1) [그림 8-10]과 같은 회로를 구성하시오.{[그림8-10](2) 클럭에 단일 펄스 발생기를 연결하여 출력에서의 전압을 측정하여 에 기록하시오.{CP입 력단일펄스 인가하기전의 출력단일펄스 인가후의 출력DQQQQ15*************55*************1,2,3……⑩의 순서대로 실험하시오.(3) 에 의하여 다음의 동작 파형을 완성하시오.{(4) (3)번 동작파형에서 CP의 역할에 대하여 쓰시오.D입력값에 대해 Cp의 입력값이 high일 때 출력값이 변하고, low일 때 출력값은 유지된다.4. (1) SN7474를 이용하여 [그림 8-11]과 같은 회로를 구성하시오.{[그림 8-11](2) 클럭에 단일 펄스 발생기를 연결하여 출력에서의 전압을 측정하요 에 기록하시오.{CP입 력출 력PRESETCLEARDQQ10*************005**************************5550(3) 의 결과를 보고 PRESET(PR)과 CLEAR(CLR)는 각각 어떠한 역할을 하는지에 대하여 설명하시오.PRESET이 ON이면 플립플롭이 SET되고, CLEAR가 ON이면 플립플롭이RESET된다.둘 다 ON이면 토글상태가 된다.(4) SN7474에 다음과 같은 입력파형을 인가했을 때 출력파형 Q와 Q를 측정하여 그리시오.

의/약학| 2002.12.05| 18페이지| 1,000원| 조회(3,596)

논리, 회로, 논리회로실험, RS 및 D 플립플롭

미리보기

닫기
[논리회로] 디코더(Decorder) 및 엔코더(Encorder) 평가A좋아요

{{{{{제목: 6장 예비{{제출일:교수명:학 과:실험조:학 번:이 름:{{실험 6디코더(Decorder) 및 엔코더(Encorder)1. 디코더(Decorder), 복호기일반적으로 n비트로 된 2진 코드는 2n개의 서로 다른 정보를 표현할 수 있다. 디코더는 입력선의 n비트의 2진 코드를 최대 2n개의 서로 다른 정보로 바꿔주는 조합회로이다. [그림 6-1]은 3bit의 디지털신호로 8개의 출력을 선택하는 복호기이다. 입력 digit x,y,z가 101일 경우 출력 D5가 선택되며 각 입력 3bit에 대하여 선택되어지는 각 출력은 진리표 에 나타내었다. 디코더의 n개 입력은 2n개의 민텀(출력)을 선택할 수 있으므로 m개의 민텀의 합으로 된 조합논리는 n×2n디코더와 m개의 OR Gate로 실현할 수 있다.{[그림 6-1] 3×8 디코더{입 력출 력xyzD0D1D2D3D4D5D6D70001000*************0*************1100**************************00110*************000001앞에서 실험한 전가산기를 디코더를 이용하여 설계하면S(x,y,z)= (1,2,4,7)C(x,y,z)= (3,5,6,7)이므로 3개의 입력에 대하여 8개의 민텀이 있기 때문에 3×23디코더가 필요하고 이것을 이용하여 전가산기는 [그림 6-2]와 같다.{[그림 6-2] 디코더로 전가산기의 수행2진수로 10진수를 나타내기 위하여는 4bit의 입력신호로 10개의 출력이 있어야 하는데 이러한 BCD to 10진 복호기의 진리표가 와 같다.{입 력출력(논리 1)wxyz0000D00001D10010D20011D30100D40101D50110D60111D71000D81001D9 BCD to 10진 디코더 진리표{[그림 6-3] BCD-10진 디코더w,x,y,z가 0011일 경우 D3만이 1이고 나머지는 0이며 0101이면 D5가 1이고 나머지는 0이므로 입력 w,x,y,z인 4bit의 출력은 10진수 10개의 수가 미리 할당된 D0∼D9까지 중 하나가 선택되게 된다.2. 엔코더(Encoder), 부호기엔코더는 디코더의 역연산을 수행하는데 2n개 이하의 입력에 대하여 n개의 출력으로 코드화한다. [그림 6-4]는 8개의 입력(단 자리 8진수)를 3bit의 2진수로 코드화하는 예를 보였다.{입 력출 력D0D1D2D3D4D5D6D7xyz100000*************001001*************0000*************00*************001011000000001111 8진-2진 엔코더 진리표{[그림 6-4] 8진-2진 엔코더[그림 6-4]에서 D5가 1이고 나머지가 0이면 출력 x,y,z는 101이 되고 D0만 1이고 나머지가 0이면 출력 x,y,z출력은 000을 갖는다.◈ 예비문제1. 진리표 와 같은 부호기를 OR Gate를 이용하여 설계하시오.{D3D2D1D0xy00*************010100011 4개 입력에 대한 2진 부호기2. 5421 code에서 8421code로 변환하는 부호변환회로를 설계하되 NAND Gate를 이용하시오.3. 4bit 2진수를 Gray code로 변환하는 회로를 설계하시오.4. 4bit Gray code를 4bit 2진수로 변환하는 회로를 설계하시오.{십진수84215421000*************012*************0011*************11**************************1010910011101(a){십진수Gray code2진수000*****************************************************************011******************************************************************************1(b) 8421,5421코드 및 2진수 및 Gray code◈ 사용기기 및 부품{Power supply1대오실로스코프1대디지털멀티미터1대7404(NOT gate)1개7408(AND gate)3개7432(OR gate)1개◈ 실험절차1. [그림 6-5]와 같이 2bit code를 단자리 4진수로 바꾸는 Decoder를 구성하시오.{{2. 에서 입력 A,B를 다음과 같이 입력할 때 출력 D,C,B,A를 측정하시오.{입 력출 력ABDCBA0V0V00050V5V05005V0V00505V5V5000 2진수입→단자리 4진수 측정 data3. [그림 6-2]와 같이 3×8 디코드와 OR Gate를 이용하여 전가산기를 구성하시오.{{4. 입력 x,y,z를 다음과 같이 가할 때 S와 C를 측정하시오.{[단위:Volt]xyzSC0**************************5055500555555 전가산기 측정 data5.에서 측정한 data를 보고 전가산기의 특성에 관하여 조별로 토론하시오.☞ 전가산기의 논리식과 의 논리식이 같다. 그러므로 전가산기는 여러 가지 방식으로 구성할수 있다6. [그림 6-3]과 같이 BCD-10진 디코더를 구성하시오.{7. 입력신호 w,x,y,z를 다음 과 같이 인가할 때 출력전압을 측정하시오{[단위:Volt]입 력출 력wxyzD0D1D2D3D4D5D6D7D8D900005000000**************************0**************************5*************0*************0**************************0000*************000*************05*************55*************55*************55*************550000005005 BCD-10진 디코더 측정 data8. 위 표에서 입력신호가 1010에서 1111까지의 출력 data는 어떻게 되는지 확인하고 설명하시오.☞ 1010에서 1111까지의 출력데이터는 0001에서 0111까지 출력데이터와 같고 D9는 모두 +출력이 된다.9. [그림 6-6]과 같이 단자리 4진 to 2진 Encoder를 구성하시오.{{10. 의 입력을 다음 와 같이 가할 때 출력을 측정하시오.{[단위 : Volt]입 력출 력wxyzxy00*************050500055 단자리 4진수 to 2진수 Encoder※ 예비 리포트 작성 시 이해가 잘 안되던 디코더와 엔코더가 교수님의 설명과 실험으로 어느 정도 알 수 있게 되었습니다. 하지만 알테라 테스트에서 결과 값을 하나하나 확인하기가 불편하고 순서가 바뀐 입력과 출력 값으로 측정이 어려운데, 알테라 결과 값을 표 형식으로 볼 수 있는 방법이 있었으면 좋겠습니다.

공학/기술| 2002.12.05| 14페이지| 1,000원| 조회(2,410)

디코더, 회로실험, 논리회로, 논리회로실험, 인코더

미리보기

닫기