*윤* 스토어

*윤*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

2개
전체 판매량

6개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 2개

유기태양전지 실험보고서

P3HT:PCBM활성층을 갖는 유기 박막태양전지의 Solvent에 따른 특성송윤석단국대학교 전자공학과ABSTRACT본 연구에서는 P3HT와 PCBM 물질을 전자도너와 억셉터 광활성층 물질로 사용하여 벌크이종접합 구조를 갖는 Glass/ITO/PEDOT:PSS/P3HT-PCBM/LiF/Al 구조의 유기박막태양전지를 제작하였다. P3HT와 PCBM은 각각 0.5wt%의 농도로 톨루엔, 모노클로로벤젠, 다이클로로벤젠 용액에 용해하였다. 광활성층 농도는 비교하기 위하여 P3HT:PCBM=1:1wt%의 농도비로 소자를 제작하였고, 각 Solvent 용액에 따른 전기적 특성을 조사하였다. 또한 효율 개선을 위해 OLED에서 사용하는 LiF층을 Cathode 전극 밑에 Buffer Layer로 추가 증착하였고 120℃에서 20분간 후속열처리를 실시한 후 활성층의 두께가 전기적 특성에 미치는 영향을 조사하였다. P3HT:PCBM에서 톨루엔 용액에 500rpm공정을 실시하였을 때 가장 우수한 전기적 특성을 나타내었으며, 이때 단락전류밀도(Jsc), 개방전압(Voc), 및 충실인자(FF), 병렬저항(Rshunt), 직렬저항(Rseries)는 8.2mA/cm2, 0.585V, 39%, 3.82㏀, 0.613㏀을 각각 나타내었다. 또한 전력변환효율(PCE:Power Conversion Efficiency)는 1.9%의 값을 얻었다.Keywords : 유기태양전지, 후속열처리, P3HT, PCBM1. 서 론유기물 고분자 기반의 소자 제작은 많은 연구를 거쳐 왔고 특히 OLED(Organi Light Emitting Diode)[1], 고분자 transistor[2], 전자회로[3] 그리고 태양전지[4]에서 많은 발전을 이루어 왔다.특히 고분자 기반의 소자들은 휘게 제작을 하거나, 소자 자체의 무게가 가볍고, 무기물 기반보다 간단한 공정을 통해 제작 가격이 절감되는 장점을 지니고 있다.[5] 그러나 유기 태양전지는 무기물 기반의 Si 태양전지와 비교해 아직까지 안전성이나 효율, 수명에 대학에서 연구를 진행중에 있다.최근 Si가격의 상승으로 인해 현 Si기반의 태양전지의 가격 절감을 하고자 low cost를 목표로 MDMO-PPV, P3HT등의 고분자와 PCBM-C61과 같은 유도체를 통해 고분자 유기태양전지 개발에 대한 연구가 활발히 진행 되고 있다.[6-8]유기태양전지 소자 제작에 대한 주된 공정 프로세서는 이종접합(BHJ : Bulk Hetero Junction)으로 P3HT와 PCBM을 Solvent에 녹여 섞어 줌으로써 P-N Junction의 접합 계면을 넓혀주고 전자와 정공이 이동하는 거리를 단 축 시켜 줌으로써 많은 효율 개선을 보여 주었다.[9]현재까지 보고된 유기박막태양전지의 최대 광변환 효율은 텐덤구조에서 6.7%[9]를 나타내었다.앞으로 유기박막태양전지는 대량생산을 통한 저가격, 저소비전력 분야에 적용이 될 것으로 예상하고 있으며, Flexible기판을 사용한 신규 응용분야의 창출이 기대된다.[10-14]본 연구에서는 P3HT:PCBM을 광활성층으로 사용하여 BHJ 구조의 유기박막태양전지를 제작하였다. 유기용매비는 톨루엔, 모노클로로벤젠, 다이클로로벤젠에 1:1wt%로 하였고 Spin coating증착시에 rpm을 각각 500, 1000, 2000rpm에서 실시하였고, Al Cathode와 광활성층 사이에 LiF Buffer층을 증착하고 소자 제작 후 후속열처리로 120℃에서 20분간 Post Annealing을 실시하여 P3HT:PCBM 광활성층의 전기적 특성 변화를 조사하여 두께와 Solvent 용액에 따른 유기박막태양전지의 특성을 조사하였다.2. 실험방법Fig. 1은 본 연구에서 사용된 BHJ구조의 유기박막태양전지의 (a)에너지밴드도와 (b)활성층 물질의 화학기호를 보여준다. Fig. 2는 제작된 유기박막태양전지의 구조(a)(b)Figure 1. (a) Energy band diagram and (b) Chemicalstructure of polymer solar cells with P3HT:PCBMphotovolxide)가 코팅된 유리기판을 사용하였다. ITO/Glass 기판은 아세톤, 메탄올, IPA를 이용하여 각각 5분간 초음파 세정을 실시하였다. ITO 양극은 면저항이 15Ω/□의 값을 가지며 광투과도는 90% 이상으로 포토리소그래피 공정을 통하여 전극 패터닝을 실시하였다. ITO 전극은 세정후에 전극의 표면거칠기와 전기적 특성 향상을 위하여 150W, 20mtorr Condition에서 90초간 Ar:O2 10:20 Plasma 처리를 실시하였다.정공수송층으로 PEDOT:PSS(Baytron P AI4083)박막은 4000rpm으로 30초간 Spin coating법으로 박막을 증착 한 뒤 90℃에서 30분 동안 진공 건조 하였다. 광활성층으로 P3HT(America Dye Source 306PT)와 PCBM(America Dye Source 61BFA)를 각각 톨루엔, 모노클로로벤젠, 다이클로로벤젠에 0.5wt%의 농도로 만든뒤 R.T(Room Temperature)에서 12시간 동안 교반을 하였고, P3HT:PCBM=1:1비율로 다시 R.T에서 6시간 교반하였다. 교반한 용액을 PEDOT:PSS층 위에 각각 500, 1000, 2000rpm에서 40초간 코팅한 후 90℃에서 30분간 건조하여 50nm의 광활성층을 형성하였다. 유기박막의 두께는 ellipsometer로 측정하였다. LiF 5Å과 음극으로 사용된 Al 1500Å전극은 5×10-7torr에서 진공열증착 공정을 통하여 형성하여 태양전지 소자를 제작하였다. 본 연구에서 제작된 샘플의 광활성층 면적은 약 0.04cm2이었다. 이후 120℃에서 20분간 후속 열처리를 실시 한 후 그 소자의 전기적 특성 변화를 조사하였다.Figure 2. OSC structure제작된 유기 박막 태양전지 소자의 전기적 특성은 AM1.5(광에너지 : 100mW/cm2)상에서 솔라시뮬레이터에서 측정되었다.3. 결과 및 고찰유기박막태양전지의 광활성층에 대한 최적의 두께를 알기 위해 P3HT:PCBM을 각각 500rpm, 100 광활성층의 두께와 solvent에 따를 유기박막태양전지 소자의 전기적 특성을 보여준다. 제작된 샘플에서 유기박막태양전지의 광활성층 두께가 500rpm에서 톨루엔에서 PCE가 1.9%, 모노클로로벤젠에서 0.393%, 다이클로로벤젠에서 0.332%로 톨루엔에서 최대 광변환 효율을 보였다.(a)(b)(c)(d)Figure 3. OSC J-V Characteristics (a) Full data, (b) Toluene (c) Mono-chlorobenzene (d) Di-chlorobenzeneFigure 4는 제작된 유기박막 태양전지의 양자효율을 보여준다. 두께가 제일 두꺼운 500rpm에서 가장 높은 양자효율을 보여주고 있다.Figure 4. Extanal Quantum EfficiencyTable 1은 각 solvent 및 두께에 다른 유기박막 태양전지 소자의 특성을 보여준다.재료P3HT:PCBM(1:1 0.5wt%)SolventTolueneMono chlorobenzeneDi chlorobenzenerpm5*************10*************2000효율 (%)1.91.90.8400.3930.0730.00190.3320.6310.030F.F (%)3942.147.545.637.728.245.33532.4JSC (mA/cm2)8.27.73.320.9610.1701.80.7760.509VOC (V)0.58580.57570.53530.42430.20200.04040.40410.23230.1818Rshunt (kΩ)3.824.289.5219.419.725.9315.0612.512.36Rseries(kΩ)0.6130.6580.7111.652.587.681.634.034.94Table 1. The electrical properties of the polymer solar cells다음 결과에 따라 톨루엔에서 가장 높은 전류 밀도를 보였고 두께가 전점 얇아 질수록 전류밀도가 떨어짐을 보이고 있다. Figure 4의 결과에 따라 광활성층 두께가 얇아짐에 따 수 있다.4. 결 론본 연구에서는 전자도너로 P3HT와 억셉터로 PCBM을 톨루엔으로 0.5wt%의 농도로 용해한 후, Glass/ITO/PEODT:PSS/P3HT-PCBM/LiF/Al 구조를 갖는 유기박막태양전지 소자를 제작하여 후속열처리 후 양자효율을 통하여 광활성층 두께에 따른 소자의 전기적 특성 변화를 조사하였다. P3HT와 PCBM의 교반농도가 1:1wt%, 톨루엔 500rpm에서 Jsc, Voc, FF, Rshunt, Rseries, PCE의 값이 각각 8.2mA/cm2, 0.585V, 39%, 3.82㏀, 0.613㏀, 1.9%로 최적의 소자 특성을 나타내었다.광활성층의 두께가 두꺼워 짐에 따라 양자 효율이 증가하고 전류밀도가 7.7mA/cm2에서 8.2mA/cm2로 개선됨을 보였다.참고문헌[1] J. H. Burroughes, D. D. C. Bradley, A. R. Brown, R. N. Marks, K. Mackay, R. H. Reiend, P. L. Burns, A. B. Holmes, nature. 347 (1990) 539.[2] J. Krumm, E. Eckert, W. H. Glauert, A. Ullmann, W. Clemens, IEEE Elec. Dev. Lett. 25(2004) 346.[3] C. J. Drury, C. M. J. Mutsaers, C. M. Hart, M. Matters, D. M. de leeuw, Appl. Phys. Lett. 73 (1998)108.[4] Y. Kim, K. Lee, N. E. Coates, D. Moses, T. Nguyen, M. Dante, A. J. Heeger, Science. 317 (2000)222.[5] S. Forrest, P. Burrows, M. Thompson, IEEE Spectrum. 37(2000)29.[6] N. S. Sariciftci, A. J. Heeger, in Handbook of organic Conductive Molecules and P

공학일반| 2018.05.28| 4페이지| 15,000원| 조회(200)

태양전지, 유기태양전지, P3HT, opv, OSC, PCBM

미리보기

닫기
이종접합 트렌지스터 공정 설계(BJT(Bipolar Junction transistor) Process flow)

2011학년도 집적회로 공정 설계1. 설계된 IC의 종합도면을 그려라.2. 소요되는 마스크들을 Layer 별로 분리하라.MASK #1Base P Region을 형성하기 위해 산화막 LithographyMASK #2Emitter n+ Region을 형성하기 위해 산화막LithographyMASK #3Base P Region과 metal을 연결하기 위해 산화막 LithographyMASK #4Emitter n+ Region과 metal을 연결하기 위해 산화막 LithographyMASK #5Metal 증착 후 불 필요한 부분을 Lithography3. IC 제작을 위한 공정 순서도(Process Flow Chart)를 작성하라.N-type WaferAs Ion Implantaionand oxidation↓↓Thermal OxidationContact Mask↓↓Epitaxial Layer GrowthMetal deposition↓↓Base MaskChemical mechanical polishing(CMP)↓↓Boron 2-Step diffusionand oxidationPattern metal Mask↓↓Emitter MaskFinish process4. 소자제작 과정에서의 중요 단면도와 상면도를 그려보고, 각 단계에서 공정기술들을 설명하라.1) 8inch (200mm) N-Type wafer를 준비한다.: 공정 전에 불순물 및 particle 등에 의해 Wafer가 오염 되었을 수 있기 때문에 Silicon Wafer Cleaning Procedure(교재 p. 21 참조) 따라 Wafer cleaning을 실시한다.Device 공정상태설 명A. solvent Removal1. Immerse in boiling trichloroethylene for 3min.2. Immerse in boiling acetone for 3min.3. Immerse in boiling methyl alcohol for 3min.B. Removal of Residual Organi2for 10min at a temperature of 75-80℃2. Quench the solution under running DI water for 1min.3. Wash in running DI water for 20min.2) 얇은 실리콘 산화막(SiO2)을 형성한다.: Wafer를 보호하기 위해 얇은 SiO2 막을 형성시킨다.Device 공정상태설 명3) N+ Substrate Wafer에서 N-Epitaxial Layer를 성장시킨다.: VPE 반응기에 SiCl4+H2 혼합기체를 1200℃에서 Wafer와 반응시킨다.가. 표면 불순물을 제거하기 위해 SiCl4+H2 혼합기체 비율을 0.3:0.7로 하여 1~2분간 Wafer 표면을 에칭한다.나. 5um을 성장시켜야 하므로 SiCl4+H2 혼합기체 비율을 0.01:0.99로 하여 5분간 N-Epitaxial Layer를 성장시킨다.※ 0.01:0.99의 SiCl4+H2 혼합기체 비율에서의 성장속도 ≒ 1um/minDevice 공정상태설 명4) SiO2 막을 0.3um 증착시킨다.: LPCVD에서 산화막을 증착시킨다.-> LPCVD에서 SiH4와 O2 기체를 780℃에 3분간 반응시켜 SiO2막을 증착한다.※Step coverage 향상을 위해 고온공정 실시Device 공정상태설 명-반응식 : SiH4+O2 → SiO2 + 2H2 3min=0.3um5) Base Mask를 사용하여 Base영역을 설정 후에 P층을 N Epitaxial Layer 위에 확산한다.: Base영역을 Reactive Ion Etching(RIE)를 사용하여 에칭 한다.: B2H6(붕소)를 이용하여 2단계 확산법을 실시한다.가. Constant Source Diffusion(CSD) : 1000℃에서 25min 05sec 동안 CSD 실시한다.나. Limit Source Diffusion(LSD) : 1100℃에서 1h 27min 28sec 동안 LSD 실시한다.2-Step diffusion (Boron)CSDLSD온 도100S 10 ^{18} atoms/cm ^{3}- Limit Source DiffusionT=1100℃일 때 붕소 확산계수:D=2.96 TIMES 10 ^{-13} cm ^{2} /sec,D _{0} =10.5`cm ^{2} /sec ,E _{A} =3.69eV,T=1373KD=10.5exp- {3.69} over {(8.614 TIMES 10 ^{-5} )(1373)}#``````=2.96 TIMES 10 ^{-13} cm ^{2} /secR _{s} TIMES X _{j} =100 OMEGA -um,`N _{a} =4 TIMES 10 ^{18} atoms/cm ^{3} 일 때불순물 농도 :N _{0} =2 TIMES 10 ^{19} atoms/cm ^{3} 최종 접합깊이(X _{j}) 1um 일 때LSD`:`10 ^{-4} =2 sqrt {2.96 TIMES 10 ^{-13} TIMES t TIMES ln LEFT ( {2 TIMES 10 ^{19}} over {4 TIMES 10 ^{18}} RIGHT )}#````````````t``=`5248sec`=`1h27min28secLSC`총량(dose)`Q=N _{0} sqrt {pi Dt}#``````````````````````````````````````````````````````````````=2 TIMES 10 ^{19} sqrt {pi TIMES 2.96 TIMES 10 ^{-13} TIMES 5248}#``````````````````````````````````````````````````````````````=`1.397 TIMES 10 ^{15} atoms/cm ^{2} ∴T=1100℃에서1h27min28sec 동안 LSD 실시.- Constant Source Diffusion (CSD)T=1000℃일 때 붕소 확산계수:D=2.55 TIMES 10 ^{-14} cm ^{2} /sec,D _{0} =10.5`cm ^{2} /sec ,E _{A} =3.69eV,T=1273KD=10.5exp- {3N _{B}} over {N _{0}} RIGHT )#`````````=`1.24 TIMES 10 ^{-5} erfc ^{-1} (0.02)#`````````=`1.736 TIMES 10 ^{-15} cm#`````````=`0.1736um ∴ T=1000℃에서25min`05sec 동안 CSD 실시.6) SiO2 막을 0.3um 증착시킨다.: LPCVD에서 산화막을 증착시킨다.-> LPCVD에서 SiH4와 O2 기체를 780℃에 3분간 반응시켜 SiO2막을 증착한다. (총 0.6um 형성)Device 공정상태설 명-반응식 : SiH4+O2 → SiO2 + 2H2 3min=0.3um7) Emitter Mask를 사용하여 Emitter 영역을 설정하고 N+층을 주입한다.: Emitter 영역을 Reactive Ion Etching(RIE)를 사용하여 에칭한다.: 비소(As)를 이용하여 Ion Implantation을 수행한다.가. 조건- 8inch(200mm) Wafer 사용- 2uA의 빔 전류를 갖는 단일 이온화된 비소(As) 사용- Acceleration energy : 510keV- 극점온도 : 1×1017 atoms/cm3- 주입시간 : 57sec나. 결과- 주입선량(dose) : 2.256×1012cm-3- 투영거리(projected range) : Rp=0.3um- 산재(standard deviation) :?Rp=0.09umDevice 공정상태Device 공정상태설 명- 주입선량(dose) :Q=2.256 TIMES 10 ^{12} `atoms/cm ^{2} -Q= sqrt {2 pi } N _{p} TRIANGLE R _{p} = sqrt {2 pi } TIMES (1 TIMES 10 ^{17} /cm ^{3} ) TIMES (9 TIMES 10 ^{-6} cm)=2.256 TIMES 10 ^{12} atoms/cm ^{2} - 주입시간 : T=57sec-T= {nqAQ} over {I} = {(1)(1.6 TIMES 10 ^{-19} coul)( eposition을 실시한다.: Contact영역을 Reactive Ion Etching(RIE)를 사용하여 에칭 한다.: Thermal evaporation을 사용하여 Al막을 증착한다.※ Al spike를 줄이기 위해 Al-Si 합금 사용(Al:99% / Si : 1%)Device 공정상태설 명등방성 에칭의 단점을 보완하고자 반응성 이온과 플라즈마를 이용한 RIE를 사용한다.Device 공정상태설 명등방성 에칭의 단점을 보완하고자 반응성 이온과 플라즈마를 이용한 RIE를 사용한다.Device 공정상태설 명10) Base와 Emitter 부분의 금속막 에칭을 위해 CMP(Chemical mechanical polishing)을 실시한다.Device 공정상태설 명11) Pattern metal Mask를 사용하여 금속 배선층 패턴을 형성하고 배선을 한다.: Electronmigration을 없애기 위해 AlCu 합금 사용한다.(Al:95% / Cu : 4% / Si : 1%)Device 공정상태설 명12) 회로가 완성되면 수율 검사 및 패키징 공정을 실시하여 칩을 완성한다.Device 공정상태설 명13) 부가 공정 설명: 확산장치가. Open-furnace-tube diffusion system.나. 확산을 하고자 할 때에는 Dopant gas를 사용한다.설 명: Photo Lithography가. UV 광원 사용나. 노광시스템은 Proximity printing을 사용한다.설 명다. 각 영역별 공정 flow-chart- Base window patterningDevice 공정상태Device 공정상태- Emitter window patterningDevice 공정상태Device 공정상태- Base metal contact patterning - Emitter metal contact patterningDevice 공정상태Device 공정상태- Metal etch patterningDevice 공정상태- ITRS lithography projectionsYearion

공학/기술| 2018.05.28| 13페이지| 5,000원| 조회(1,039)

반도체, 공정, BJT, 설계, 트렌지스터, 이종접합

미리보기

닫기