*승* 스토어

*승*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

18개
전체 판매량

115개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 18개

[전자회로실험] 13. OP-AMP의 특성 측정 (예비)

실험 13. OP-AMP의 특성 측정1. 실험 목적? OP-AMP의 전압 증폭도, 입출력 임피던스 등을 측정? 출력 오프셋(offset)전압을 측정? LM741CN의 슬루레이트(slew rate)을 측정2. 기초이론? OP-AMP(operational amplifier) : 다양한 연산기능을 수행하기 위해 사용되는 직접 결합된 고이득 증폭기(1) 출력 오프셋 전압(a) 출력 오프셋 전압(b) 출력 오프셋 전압을 0으로 해주기 위한 방법(c) 출력 오프셋 전압을 감소시키기 (d) 출력 오프셋 전압을 발생시킬 수 있는위한 접지 귀환 저항 같은 값의 접지 귀한 저항그림 13-1 OP-AMP 출력 오프셋 전압 특성- 두 입력을 접지 → 그림 13-1(a)처럼 항상 출력 오프셋 전압 나타남- ex) LM741CN은 ±2mV의 입력 오프셋 전압을 가짐 → 증폭되어 출력 오프셋 전압으로 나타남- 이론적으로 그림 13-1(b)처럼 반전 입력 단자에 2mV의 전압을 인가해 출력 오프셋 전 압은 0(2) 입력 바이어스 전류- if OP-AMP의 한 입력 단자와 접지 사이의 귀환통로에 저항을 갖는 다면,출력 오프셋 전압이 나타날 수 있음- ex) 그림 13-1(c)는 비반전 입력 단자와 접지 사이의 저항,저항을 통해 베이스 전류이 흘러 비반전 입력 단자에는와 같은 전압이 나타남→이 값은 원치 않는 입력 전압 →이 것이 증폭되어 출력 오프셋 전압으로 나타남- 그림 13-1(d)처럼 비반전 입력 단자에 같은 값의 베이스 저항을 삽입→ 출력 오프셋 전압 0(3) 입력 오프셋 전류(=입력 베이스 전류의 차)- ∴ 그림 13-1(d)처럼 같은 값의 저항을 사용한다 하더라도 이 입력 오프셋 전류로 원치 않는 차전압이 나타남- 비반전 입력 단자의 입력 전압 :,반전 입력 단자의 입력 전압 :(차전압)(4) 슬루레이트(slew rate)- 고역에서 출력 전압의 크기를 제한→ OP-AMP의 교류 동작에 영향을 미치는 사양 중 가장 중요- 정의 : 출력 전압이 변할 수 있는 최대 속도- ex) 741은 0.5V/㎲의 슬루레이트를 가짐∴ 741의 경우 출력 전압은 0.5V/㎲보다 더 빨리 변할 수 없음만약 741의 입력 단에 계단파 입력을 인가한다면, 출력 전압은 그림 13-4(b)전형파형과 같이 선형적으로 상승, 출력 전압은 0V에서 10V까지 변화시키는데 20㎲가 소요- 일반적인 741 출력은 이러한 속도보다 더 빨리 변할 수는 없음3. 예비과제(1) OP-AMP의 입력 오프셋 전류에 대해 설명하고 측정 방법에 대해 설명하여라.- OP-AMP의 입력 오프셋 전류는 입력 베이스 전류의 차와 같다. 비반전 입력 단자의 입력 전압은 v1=IB1RB이며 반전 입력 단자의 입력 전압은 v2=IB2RB로 되므로, 차전압은 다음 식과 같이 계산된다.v즉 입력 전류의 차이이며로 구한다.는 (-)단자로 들어가는 전류로하면 되고는 (+)단자로 들어가는 전류로한다. 측정은(+)나 (-)에 1Ω짜리 저항을 달아 측정하면 될 것이다. 이러한 차전압이 증폭되어 출력 오프셋 전압을 발생시킨다.(2) OP-AMp의 입력 오프셋 전압에 대해 설명하고 측정 방법에 대해 설명하여라.- OP앰프의 두 입력을 접지 시키면 두 입력 트랜지스터의 VBE 값이 서로 다르기 때문에 거의 항상 출력 오프셋전압이 741C는 ± 2[㎷]의 입력 오프셋전압을 갖는데, 이것이 증폭되어 출력 오프셋전압으로 나타나는 것이다. 이론적으로 반전입력단자에 2[㎷]의 전압을 인가함으로써 출력 오프셋전압은 0으로 된다

공학/기술| 2008.07.18| 4페이지| 1,000원| 조회(516)

증폭, 전압, 오프셋, 입력, 출력

미리보기

닫기
[전자회로실험] 15. 전압 전류 부귀환 회로 (예비)

실험 15. 전압 ? 전류 부귀환 회로1. 실험 목적? 전압 귀환(voltage feedback)이 R-C 결합 오디오 증폭기의 주파수 응답에 미치는 효과? 전류 귀환(current feedback)이 R-C 결합 오디오 증폭기의 주파수 응답에 미치는 효과2. 기초이론feedback(귀환) - negative feedback(부귀환) & positive feedback(정귀환)? negative feedback : 신호를 증폭하는 증폭회로에 사용- 장점 : 이득의 안정도(stability) 증가, 일그러짐(distortion) 감소, 주파수 응답을 변경(개선)시킴, 입력 및 출력 임피던스를 변경(증가 또는 감소), 증폭기에서 발생하는잡음을 감소(반면에 이득은 감소)그림 15-1 단일 루프 귀환 증폭기의 구성? 귀환 증폭기의 신호 증폭도:(A : 증폭도 , β : 귀환률)-: 부귀환,: 정귀환, loop gain : 루프 종합 이득 Aβ(루프 이득), return difference : 1과 루프 이득의 차(D=1+Aβ)? 출력 신호 중 증폭기의 입력측으로 되돌아가는 귀환량을 데시벨로 표시에서 만약이면,∴ 귀환 증폭기의 이득은 귀환 회로망(β)에 의해서만 결정- 안정도를 떨어뜨리는 원인 : 능동 소자만일 안정한 수동 소자로만 구성한다면 귀환 증폭기의 안정도는 크게 개선됨? 귀환 방식① voltage-series (node-loop) feedback (전압-직렬 귀환 증폭기)② current-series (loop-loop) feedback (전류-직렬 귀환 증폭기)③ voltage-shunt (loop-node) feedback (전압-병렬 귀환 증폭기)④ current-shunt (node-node) feedback (전류-병렬 귀환 증폭기)표 15-1 증폭기 특성에 미치는 효과접속구조특성귀 환 형전압-직렬전류-직렬전류-병렬전압-병렬출력 임피던스감 소증가증가감 소입력 임피던스증가증가감 소감 소특성 증진전압증폭기전달컨덕턴스증폭기전류증폭기전달저항증폭기감도 둔화대 역 폭증가증가증가증가비직선성 일그러짐감 소감 소감 소감 소표 15-2 귀환 증폭기의 해석접 속 구 조특성(1)전압-직렬(2)전류-직렬(3)전류-병렬(4)전압-병렬귀환 신호전압전압전류전류샘플 신호전압전류전류전압입력 회로 : 치환*=0=0=0=0출력 신호 : 치환*=0=0=0=0신 호 원테브난테브난노오튼노오튼β =//·///A =/=/=/=/=/D = 1+βA1+β1+β1+β1+β/D/D/D/DDD/D/D/(1+β)(1+β)(1+β)/(1+β)=/D(1+β)/D(1+β)/D/D(1) 전압=병렬 귀환 증폭기(voltage - shunt feedback)(a) 전압 - 병렬 귀환 증폭기(b) 귀환이 없는 증폭기(c) 회로 (a)의 소신호 등가회로(d) 회로 (b)의 소신호 등가회로그림 15-2(a)로부터그림 15-2(d)로부터여기서이다.귀환이 있을 경우에한편으로또한,이고, 전압원의 오른쪽에서 본 입력 임피던스이다.한편으로(2) 전류-직렬 귀환 증폭기 (current-series feedback)(a) 전류 - 직렬 귀환 증폭기 (b) 귀환이 없는 증폭기(c) 회로 (b)의 소신호 등가 회로 그림 15-3(a)로부터그림 15-3(c)로부터그림 15-3에서이고,이므로한편으로,3. 예비과제(1) Negative 귀환과 positive 귀환의 차이점을 기술하여라.- feedback은 출력 전압, 출력 전류의 일부를 입력 측으로 되돌리는 것을 말하는데 귀환되는 전압(전류)가 입력쪽으로 되돌려져서 입력신호와 위상이 같아지면 positive 귀환, 위상이 역위상인 경우는 negative 귀환이라 한다.(2) D의 값이 커지면 Af의 값은 어떻게 되는가? 그 물리적인 의미는?- D=1+Aβ로써 return difference라고 하고, 이는 1과 루프 이득의 차이다. 여기서 식(15.3)과 식(15.4)를 보면(귀환 신호 증폭도)는 귀환 증폭기의 이득이 귀환 회로망β에 의해서만 결정되는 것을 알 수 있다. 즉 D값이 커지면 귀환 회로망이 증가하고 식 (15.,4)를 보면는 작아진다.(3) 부귀환 증폭기에서 sampling이 전압인지 또는 전류인지가 어떻게 결정되는 가를 설명하여라.- 부귀환 증폭기에서 샘플링이 전압인지 전류인지 결정되는 것은 기본 증폭기로부터 나온 출력 일부를 귀환시킬 때 전압을 귀환시키느냐 전류를 귀환시키느냐의 선별기능을 수행하여 결정된다.(전압일 경우 출력 임피던스는 감소, 전류일 경우 출력 임피던스는 증가)(4) 부귀환 증폭기에서 귀환 신호가 입력 신호와 병렬로 연결되어 있는지 또는 직렬로 연결되어 있는지가 어떻게 결정되는가를 설명하여라.- 직렬일 때는 입력 임피던스가 증가하고(출력 임피던스는 적다), 병렬일 때는 입력 임피던스가 감소한다.4. 실험방법(Simulation)(가) 전압 귀환 증폭기자주색: 50청록색 : 100연두색 : 200청 색 : 500주파수가커지면주기는짧아지고Vpp는 커짐자주색 : 1k청록색 : 5k자주색 10k청록색 20kR2⇒10㏀R2⇒150㏀R4⇒10㏀R4⇒150㏀(나) 전류 귀환 증폭기가 100㎌인 경우 주파수를 50Hz에서 500Hz까지 100Hz씩 증가- 주파수를 1kHz에서 21kHz까지 5kHz씩 증가가 5㎌인 경우 주파수를 50Hz에서 500Hz까지 100Hz씩 증가- 주파수를 1kHz에서 21kHz까지 5kHz씩 증가가 1㎌인 경우 주파수를 50Hz에서 500Hz까지 100Hz씩 증가- 주파수를 1kHz에서 21kHz까지 5kHz씩 증가가 5㎌인 경우 주파수를 50Hz에서 500Hz까지 100Hz씩 증가

공학/기술| 2008.07.18| 13페이지| 1,000원| 조회(1,027)

신호, 증폭, 이득, 루프, 귀환

미리보기

닫기
[전자회로실험] 8. 소신호 전류 증폭 회로 (CC BJT) (결과)

실험 8. 소신호 전류 증폭 회로실험 결과표 8-1 전압 이득, 입력 임피던스, 입력 전력[V][V]이득 =[A][Ω][W]150mV152mV0.9874.931mV=369.919㏀6.245×표 8-2 출력 임피던스, 출력 전력, 전력 이득,V/2V=,Ω/W전력 이득106mV52mV61.25Ω0.183mW2930.344고찰(1) 에미터 플로워의 전압 이득에 대한 실험 데이터를 간단히 설명하라.전압 이득이 0.99로 계산 되었다. 이는의 식으로 구할 수 있는데 이 식에서 분모()를 보면 전압 이득을 1로 가지기 어렵게 된다. 이는 입력 저항과 트랜지스터의 내부저항 때문이다. 이 오차값을 제거하면이 됨을 알 수 있다.(2) 그림 8-1에서 바이어스 저항의 크기가 회로의 입력 임피던스에 어떻게 영향을 미치는가?베이스 임피던스는따라서이고, 전체 입력 임피던스는이다. 즉 R1이 커지게 되면 입력 임피던스가 커진다.(3) 그림 8-1에서 에미터 저항의 크기는 회로의 입력 임피던스에 어떻게 영향을 미치는가?로 보아 R2의 크기가 증가할수록 입력 임피던스는 비례하여 증가한다.(4) 에미터 플로워에서 입력 파형과 출력 파형 사이의 위상 관계를 설명하여라.에미터 플로워는 베이스 전류가 증가하면 콜렉터와 에미터 전류도 증가하는데 책의 그림 8-1에서 볼 때 순시 에미터 전압가 교류 입력 신호를 인가하기 전보다 접지에 대해 더욱 정으로 되는 것을 볼 수있다. 그래서 베이스 전압이 정일때 에미터 전압도 정이다. 또한 베이스 전압이 Vin의 (-)반파에서 부로 됨에 따라, 에미터 전압도 부로 된다. 따라서 에미터 플로워 회로에서 입력 신호와 출력 신호는 동위상상이고 이에 따라 에미터의 추력신호의 위상이 입력신호 위상을 따른 다는 것으로 보아 에미터 플로워라 부르게 됬다.(5) 실험시 어려웠던 점이나 건의할 내용은 무엇인가?실험하는데 계속 오실로스코프 보는 방법의 어려움이 있었다. 예를 들면 전압 이득을 측정하는 실험에서 출력 단자의이 150mV가 될 때까지 AF 발생기의 출력을 증가시키라고 했는데 Vrms 값인지 Vpp값을 보는지 몰랐는데 Vpp값을 읽으라고 했다.- 이번 실험은 CC의 입력 및 출력 임피던스를 측정하고 이것의 전력이득과 소신호 증폭도를 측정하는데 의의가 있다. CC(콜렉터 공통 증폭기)는 콜렉터를 공통 단자로 한 트랜지스터 회로로 전류이득은 이미터 정항을 같는 증폭기와 비교하여 변화가 없으나 전압 이득이 거의 1, 위상은 동일, 높은 입력 임피던스와 낮은 출력 임피던스를 특징으로 한다. 여기서 CE 증폭기와 반대되는 동작을 하는 것을 알 수 있다(CE는 낮은 입력 임피던스와 높은 출력 임피던스를 필요로 한다). 이 것으로 인해 입?출력 임피던스가 다른 두 개의 증폭기를 무리없이 연결하는 임피던스 정합이나 완충 증폭기용으로 사용한다.첫 번째 실험은 전압 이득과 입력 임피던스를 측정하는 실험으로써 전압이득은식을 통해 구할 수 있다. 이는 거의 1에 가까운 수치로 근사값 0.987이 나왔다. 또한 오실로스코프를 이용하면 입력과 출력 파형의 위상을 측정할 수 있는데 위상이 서로 동일 하다는 것을 알 수 있다. 이것은 base단자와 emitter단자의 전류 방향이 동일하다는것에서 확인할 수 있다. 이는 출력의 콘덴서가 직류 전압을 차단하고, 교류 emitter전압을 통과시키고 동위상 교류 emitter전압을 통과시킨다. 또한 동위상 교류 emitter 전압을 부하저항으로 결합시키기 때문에 최종적인 부하 전압은 순수한 교류 전압이 된다. 다시말하면 교류 입력 신호 Vin의 (+0)반파에서 트랜지스터의 base 전류가 증가하고 base 전류가 증가하면 콜렉터와 emitter 전류도 증가한다. 외부 emitter 회로에서 전류는 R2를 통해 화살표 방향으로 흐르므로 순시 emitter 전압 Vout=ioutR2는 교류 입력 신호 인가전보다 접지에 대해서 더욱 정으로 된다. 그래서 base 전압이 정으로 될 때 emitter 전압을 따른다. 이와 비슷하게 base 전압이 입력신호 Vin의 (-)반파에서 부로 됨에 따라 emitter 전압 Vout도 더욱 부로 되어서 emitter 플로워 회로에서 입력 신호와 출력 신호는 동상이 되는 것이다. 그래서 출력전압이 인가된 입력 전압을 따라가므로(follow) 에미터 플로워라고 한다. 또한 입력 임피던스는 매우 크게 나왔는데 이를 이용해 CC를 버퍼로 사용할 수 있다. 이는 입력 임피던스가 R1(바이어스저항)과 Rib(base를 들여다본 입력 저항)의 병렬 등가 때문에 증폭기가 높은 전원 저항을 갖는 전원을 신호 세기의 많은 손실 없이 낮은 부하 저항에 접속시키는 것(버퍼)으로 사용될 수 있어 높은 입력 임피던스를 실현하려면 R1을 큰 값으로 선택해야 하고 R2는 임력 임피던스에 병렬로 연결되기 때문에 R2가 적을수록 임피던스는 커지게 된다.

공학/기술| 2008.07.18| 3페이지| 1,000원| 조회(543)

임피던스, 저항, 전압, 입력, 이득

미리보기

닫기
[전자회로실험] 8. 소신호 전류 증폭 회로(CC BJT) (예비)

실험8. 소신호 전류 증폭 회로(CC BJT)1. 실험 목적? CC의 입력 및 출력 임피던스를 측정? 이 증폭기의 전력 이득 측정? 이 증폭기의 소신호 증폭도를 측정2. 기초이론(가) common collector ( emitter follower)? 전압 이득은 거의 1, 전류와 전력 이득을 가지며, 높은 입력 임피던스와 낮은 출력 임피던스를 나타냄(임피던스 특성 때문에 임피던스 매칭용으로 유용하게 사용)그림 8-1 단일 전원을 갖는 emitter follower(입력 교류 신호)?: 콘덴서을 통해 베이스에 결합?: 에미터에 접속?: 에미터 저항에 나타남? 콜렉터는 직접에 연결되고, 교류적으로는 접지(∵ 콘덴서가 콜렉터에 대해 저 임피던스 바이패스로 작용하기 때문,는 콜렉터와 접지 사이에 접속된 실제 콘덴서일수도 있고, 또는전원의 출력 필터 콘덴서가 될 수도 있음)? 입력 신호는 베이스와 접지 사이에 나타나고 출력 신호는 이미터와 접지 사이에 나타나기 때문에 콜렉터가 입력 회로와 출력 회로 모두에 공통임?는 콜렉터 전원(+단자가 콜렉터에 연결)? Common collector의 특성 : 에미터 저항가 콘덴서에 의해 바이패스가 되지 않음∴ 교류 신호 전압이 베이스에 가해졌을 때 교류 출력 신호는양단에 나타남(나) 위상 관계- 교류 입력 신호의 (+)반파에서 이 npn트랜지스터의 베이스 전류가 증가하는 것을 관찰? 베이스 전류가 증가하면 콜렉터, 에미터 전류 증가(→ 외부 에미터 회로에서 전류는를 통해 화살표 방향으로 흐름→ 순시 에미터 전압=는 교류 입력 신호 인가전보다 접지에 대해 더욱 정으로 됨→ 베이스 전압이 정일때 에미터 전압도 따름→ 베이스 입력 신호의 (-)반파에서 부로 됨에 따라, 에미터 전압도 더욱 부로 됨→∴ emitter follower회로에서 입력 신호와 출력 신호는 동상)위와 같은 사실 때문에 emitter follower라고 불림(다) 임피던스와 이득그림 8-2 단순화된 h-parameter 등가 회로(←그림 8-1을 단순화시킴)↑∵수학적 해석을 위해?은 다른 저항들에 비해서 훨씬 크기 때문에 무시전류이득전압이득입력 임피던스출력임피던스3. 예비과제(1) 콜렉터 접지 증폭기의 용도를 조사하라.높은 입력 임피던스와 낮은 출력 임피던스를 나타내므로 임피던스 매칭용으로 사용되고

공학/기술| 2008.07.18| 3페이지| 1,000원| 조회(737)

임피던스, 증폭, 소신호, 전류, 이득

미리보기

닫기
[전자회로실험] 12.JFET의 소신호 증폭 회로 (예비)

실험 12. JFET의 소신호 증폭 회로1. 실험 목적? FET 소스 공통 증폭기의 전압 이득 및 위상 관계를 결정? FET 드레인 공통 증폭기의 전압 이득 및 위상 관계를 결정? FET 게이트 공통 증폭기의 전압 이득 및 위상 관계를 결정2. 기초이론(가) Common Source 증폭기(a) 저주파 소신호 모델 (b) 고주파 소신호 모델그림 12-1 FET의 소신호 모델드레인 전류- 상호(전달)컨덕턴스- 드레인(내부)저항- 증폭계수(전압증폭률)? FET로 구성 가능한 기본증폭기? 가장 흔히 사용되며, 매우 높은 입력 임피던스, 보통 높은 출력 임피던스, 큰 전압이득? 입력 : 게이트, 소스단자에 가해짐 & 출력 : 드레인, 소스 사이의 부하저항? 게이트 접합이 정상적 동작에서는 역방향으로 바이어스(→외부적 고정 바이어스 필요)or 소스 저항을 이용해 게이트를 소스보다 다른 전위로 실효적으로 만드는 기법그림 12-2 (a) Common Source 증폭기 회로, (b) 소신호 저주파 등가 회로(1) 입력 저항∴=(2) 출력 저항∴=||(3) 전압 이득Av=vout/vin=vout/vgs이고, vout=-gmvgs(rd∥RL'), RL'=RD∥RL=이므로,( rd≫RL' 일 경우)(나) Common Drain 증폭기(기본적 증폭기 구성)? 부하저항이 소스 회로에 연결, 출력이 소스로부터 얻어짐? 비교적 낮은 출력 임피던스, 1보다 작은 전압이득(→전압 증폭 X)(a) CD FET 증폭기 회로(b) 저주파 등가 회로(c) 출력 저항을 구하기 위한 등가 회로그림 12-3 CD FET 증폭기 회로 구성 및 소신호 등가 회로(1) 입력 저항(2) 전압 이득vin=vout+vg 이고, vout=gmvgs, RL' = RS ll RL =이므로(rd ≫ RL')※주의 :는 1보다 작음(3) 출력 저항,,이므로,(rd ≫ Rs)(다) Common Gate 증폭기(주된 응용 : 임피던스 변환 회로)? 낮은 입력 임피던스, 높은 출력 임피던스, 비교적 낮은 전압 이득? 입력 : 소스, 게이트 사이에서 가해짐 & 출력 : 드레인, 게이트 사이에서 얻어짐? 응용 분야 : 증폭단 내의 고유 귀환으로 인한 신호 감쇠or 발진이 일어나는 매우 높은 주파수대? 낮은 전압 이득으로 인해 신호 귀환이 매우 적어 문제를 일으키지 않기 때문에 중화회로 불필요(a) CG FET 증폭기 회로(b) 저주파 등가회로(c) 입력 저항을 구하기 위한 등가 회로(d) 출력 저항을 구하기 위한 등가 회로그림 12-4 CG FET 증폭기 회로 및 소신호 등가 회로(1) 입력저항여기서,이므로 →여기서,,이다. 즉 입력저항,,(2) 전압 이득이고,이므로만약,이면보통,이므로(3) 출력 저항여기서,이므로여기서 vgs=-ixRG이므로RG(1+gmrd) ≪ rd 이면3. 예비과제(1) 소스 공통 증폭기의 입력과 출력 사이의 위상 관계를 기술하고 설명하여라.소스 공통 증폭기는 게이트에는 입력, 소스는 입력과 출력에 쓰이고, 드레인은 출력을 얻어낼 수 있는데 이런 특징이 위상을 180도 달라지게 한다. 한마디로 게이트, 소스의 전압변화로 드레인 전류가 발생되고 교류는 드레인 저항을 통해 흘러 드레인에서 출력을 얻는다.(2) 게이트 바이어스가 소스 공통 증폭기 동작에 어떻게 영향을 주는지를 기술하여라.게이트 바이어스를 역바이어스로 주면 접합부 공핍층 내 전계 때문에 게이트가 확장하게되고 채널 폭은 감소 되며, 이를 더 가해줄 경우 게이트는 더욱 확장하게 되어 채널이 막히게 된다. 그래서 전류가 흐르지 않는 차단 상태가 된다. 결국 드레인 전류를 제어하는 것은 게이트에 걸어주는 바이어스 전압이 된다.(3) 소스 공통 및 드레인 공통 구성의 입출력 위상 관계의 차이점을 기술하고 설명하여라.소스 공통은 180도의 위상 차이가 나고, 드레인 공통은 약간의 위상차가 있다. 이는 교류 신호는 게이트를 구동시켜서 드레인 전류를 흐르게 하고 이 전류가 소스 저항으로 흐르며, 교류 출력 전압은 입력 전압과 진폭이 거의 유사하고 동상으로 나타나기 때문이다.(4) 전압 증폭기로 이용될 때 소스 공통 접속과 드레인 공통 접속의 유용성을 비교하고, 그 이유를 설명하여라.소스 공통이 가장 흔히 사용되는데 이는 매우 높은 입력 임피던스와 보통의 높은 출력 임피던스 및 큰 전압 이득 때문이다. 드레인 공통은 비교적 낮은 출력 임피던스와 1보다 작은 전압 이득이 있다. 그래서 전압 증폭이 요구되는데서는 쓰이지 않지만 낮은 출력 임피던스를 구하고자 할 때에 쓰인다.(5) 3가지의 FET 증폭기 구성에서 상대적인 전압 이득을 기술하고 비교하여라.소스 공통 : 높은 입력 임피던스&출력 임피던스, 큰 전압 이득드레인 공통 : 낮은 출력 임피던스, 1보다 작은 전압 이득

공학/기술| 2008.07.18| 7페이지| 1,000원| 조회(883)

증폭, 소스, 공통, 게이트, 출력

미리보기

닫기