*원* 스토어

*원*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

3개
전체 판매량

24개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 3개

창의공학설계 - 부정주의 기록지 서식

부정주의 기록지(자료 수집)매일 남을 빈정대거나, 또는 스스로 창피함을 느끼거나, 또는 남에게 창피를 주거나 하는 등 부정적사고를 하는 것을 인식하게 될 때 빗금 표시를 하여라.시작일 :1일합계 =2일합계 =3일합계 =4일합계 =5일합계 =6일합계 =7일합계 =합계제1주:8일합계 =9일합계 =10일합계 =11일합계 =12일합계 =13일합계 =14일합계 =합계제2주:ABCDEF기타분석 작업지1. 제 1주 결과의 분석:a. 제1주 점수에 대한 나 자신의 결론:b.내가 하고 있는 것으로 보이는 부정적 사고의 가장 중요한 여섯 가지 유형A=B=C=D=E=F=2. 제2주 결과의 분석:a. 제1주 결과의 비교한 제2주 합계로부터 나온 나 자신의 결론:b. 나 자신의 부정적 사고가 가장 빈번하게 발생하는 원인을 확인하기 위한 파레토도 작성:기타3. 활용:a. 내가 더 긍정적인 사고자가 되게 해줄 활동:b. 내가 더 협조적인 사람이 되게 해줄 활동:

교육서식| 2007.12.13| 2페이지| 300원| 조회(165)

서식, 창의공학, 창의적 문제해결과 공, 부정주의기록지

미리보기

닫기
여름방학 계획

여름방학 알차게 보내기!방학 동안의 우선순위.영어준비 (TOEIC 및 회화) 국제 자격증 취득 (CCNA) 대학생활의 낭만 (배낭 여행)세부 계획영어 준비꾸준한 문제풀이- 최신 TOEIC 기출문제 풀이영어 잡지구독세부 계획CCNA 자격증 준비CCNA 자격증이란?- 시스코사에서 시행하는 국제 자격증으로 노드수 100개 이하의 소규모 네트워크를 설치, 운영할 수 있는 인증자격증 응시료는 150$준비방법.- 후니의 네트워크 이야기로 네트워크에 대한 기본개념 잡기 - 실습은 보손프로그램(시뮬레이션)으로 연습세부 계획대학생활의 낭만배낭여행 가기.- 초보자에게 알맞은 동해안 7번 국도를 코스로 선택!- 기 간 : 7박 8일 (예상)- 숙박은 인근지역 대학을 최대한 활용- 비 용 : 약 35만원세부 계획경로정동진(조각공원)-- 동해(추암 해수욕장/촛대바위)-- 삼척(죽서루) 울진(환선굴)-- 영덕(화석박물관)-- 포항 호미곶(일출.등대박물관)감사합니다.{nameOfApplication=Show}

생활/환경| 2007.12.13| 7페이지| 1,000원| 조회(1,183)

여행, ccna, 방학, 여름방학, 방학계획

미리보기

닫기
pMOS, nMOS, CMOS 속도 및 전력비교 평가A+최고예요

1. MOS란 무엇인가?현재 반도체 집적회로에서 가장 많이 사용되는 구조는 MOS(Metal-Oxide-Semiconductor)구조의 전계효과 트랜지스터, 약칭 MOSFET이다. MOS는 금속 산화막 반도체 의 약자로서반도체 표면에 산화막을 형성하고 절연물로 그 막 위에 금속을 부착한 구조를 말한다.산화막에 의해 전류 통로로부터 절연된 게이트 전극에 전압을 인가하여 소스 전극과 드레인 전극 간에 전류 통로를 제어함으로써 동작하는 트랜지스터를 MOS트랜지스터라고 한다.이와 같이 MOS는 MOS트랜지스터나 MOS형 집적 회로 등에 널리 이용되고 있다.- MOS의 분류반도체 안에서 움직이고 있는 자유전자나, 자유전자가 튀어나온 뒤의 정공에 의해 전하가운반되는 트랜지스터. 전하의 운반이 자유전자에 의해 이루어지는 것을 nMOS(negative MOS), 정공에 의해 이루어지는 것을 pMOS(positive MOS), 양자를 조합하여동작 속도를 향상 시킨 것을 CMOS(complementary MOS)라고 한다.①nMOS란 무엇인가?- N형 반도체란?N형 반도체는 전하를 옮기는 캐리어로 자유전자가 사용되는 반도체이다.음의 전하를 가지는 자유전자가 캐리어로서 이동해서 전류가 생기게 된다.즉, 다수 캐리어가 전자가 되는 반도체이다.예시로, 실리콘과 동일한 4가 원소의 진성 반도체에 미량의 5가 원소 인(P), 비소(As),안티몬(Sb)등을 불순물로 첨가해서 만들어 진다.주기율표상의 V족 원소를 소량 넣어주면 전자가 남는 상태, 즉 잉여전자 가 생기는데,이 상태에서 실리콘에 전압을 걸어주면 제자리를 못 찾은 이 잉여전자가 자유전자가 되 며 전류가 흐르게 되는 것이다. 이를 n-type반도체 또는 n-type실리콘이라고 한다.음의 (Negative) 전하를 가지는 자유전자가 대수 캐리어인 것으로부터, Negative의머리글자를 따서 N형 반도체로 불린다.- nMOS(N-channel metal oxide semiconductor)nMOS는 70년대와 80년대 초에 반도체칩을는 방법은 실리콘과 동일한 4가 원소의 진성 반도체에, 미량의 3가 원소 붕소(B),알루미늄(Al), 인듐(In)등을 불순물로 첨가해서 만들게 된다.양의 (Positive) 전하를 가지는 정공이 다수 캐리어인 것으로부터, Positive의 머리글자를따서 P형 반도체로 불린다.- pMOS(P-channel metal oxide semiconductor)양전하 즉, 정공에 의해 Channe전류가 형성되는 MOS Transistor이다. 기판은 N형으로구성되고, Source와 Drain부가 P형으로 작동되는 MOS device를 말한다.Source와 Drain간의 Channel전류가 정공에 의해 흐르므로 nMOS에 비해 느리지만,고출력전압이 필요한경우 등의 특수한 용도에 사용된다.구동원리는 nMOS와 같으며, 다만 전압의 극성을 반대로 하며, 캐리어가 전공이 된다.pMOS는 훌륭한 부품 집적도를 가지지만, n형 금속 산화막반도체(nMOS)보다 스위칭속도가 느리다. p형 금속 산화막 반도체(pMOS)는 홀을 캐리어로 하지만, nMOS는 전자를 캐리어로 하기 때문에 pMOS에 비해 스위칭 속도가 2~3배 빠르고, 전원의 극성이플러스(+)이기 때문에 양극성 집적 회로(IC)의 접속이 용이한 장점을 가지고 있다.각 type별 MOSFET의 심볼을 보면 그 작동원리는 같고 다만 p형 MOSFET은 n형MOSFET과는 반대로 역바이어스가 공급된다는 점을 알 수가 있다.③CMOS란 무엇인가?CMOS란 Complementary Metal Oxide Semiconductor의 약자로 금속 산화막 반도체라고 불린다. FET를 기본 소자로 하고 있고 N채널 MOS와 P채널 MOS를 접속한 것이다.CMOS의 구조는 위에는 P channel MOSFET으로 되어 있고, 아래는 N channel MOSFET으로 되어 있어 입력이 1일 때는 N이 turn on되어 출력은 LOW가 되고 입력이 0이 되면, P가 turn on되어 출력은 HIGH가 된다.④MOS 논리회로금속 산화물 반도체 트랜지아래 그림 pMOS 직렬연결은 a+b 기능에 OFF 상태를 가지며, pMOS 병렬연결은 a?b일 경우 OFF 상태를 구현한다.a b전도 상태부울 함수0 0ona +b0 1offa + b1 0off1 1offa b전도 상태부울 함수0 0ona ?b0 1on1 0on1 1offa ? b아래의 그림은 인버터를 CMOS로 구현한 회로이다. 인버터의 부하부는 VDD를 입력으로 pMOS 트랜지스터의 a 연결 토폴로지로 구현이 되며, 구동부에서는 GND를 입력으로 nMOS 트랜지스터가 a 연결 토폴로지 형태를 가지게 된다.NAND에서의 구동부에선 직렬로 연결된 nMOS 트랜지스터가 a?b 논리 기능으로 전도패스를 형성하게 되지만, GND를 입력으로 하기 때문에 출력에서는 a?b의 신호를 전달하게 된다.이때 부하부에서는 pMOS 트랜지스터 병렬연결 토폴로지에서 VDD를 입력으로 a?b 논리 기능의 전도 패스를 형성하며, 출력에 대해선 VDD 와 GND의 전도 상태가 서로 배타적으로 결정될 수 있다. NOR도 NAND와 같은 방법으로 구현 될 수 있다.2. pMOS, nMOS, CMOS Speed 비교앞에서 pMOS의 동작은 hole의 흐름에 의해서, nMOS의 동작은 electron의 흐름에 의해서결정 된다는 것을 알 수 있었다. 이렇게 서로 다른 Majority carrier의 특성들로 인해 속 도차가 발생하게 되는데 그 이유는 바로 전자가 홀 보다 모빌리티가 큰 특징을 가지고 있 기 때문이다 .◈ Electron과 hole의 이동관계.반도체에서는 그 특성상 반도체 양단에 전기장(Electric field)이 인계된다. 그로인해이동도는 단순히 Electron과 Hole이 가지고 있는 고유의 이동도에(Mobility)에만 의존하는 것이 아니라 인계된 전기장(E)이 추가된 형태로서 이동도를 나타내게 된다.이동속도에 대한 일반식은 다음과 같이 나타낼 수 있다.Electron의 Drift Velocity = vn = Electron의 Mobility * EHole의 Drift V되면 더 이상 이동속도가 증가하지 않고 포화특성을나타낸다. 결국 이동속도는 저전계에서 나타났던 선형적 관계에서 비 선형적으로되는 것이다.◈ Electron과 Hole에 인가된 Electric field가 동일하다면?이동속도가 Electric field와 고유mobility에 의해서 결정되지만 Electron과 Hole에인가된 Electric field가 동일하다고 가정하면 확산속도는 두 소자의 고유mobility에의해 결정된다.Electron과 Hole의 Mobility는 구성 물질, 온도 등에 따라 다르지만, 기본적으로반도체에서 많이 쓰이는 소자들을 중심으로 상온 300K (27도) 조건에서의 Mobility는다음과 같다.GeSiGaAsElectron3900cm2^/V s1250cm2^/V s8500cm2^/V sHole1900cm2^/V s450cm2^/V s400cm2^/V s위와 같이 Electron의 mobility가 Hole의 mobility보다 일반적으로 높다는 것을알 수 있다. 따라서 결과적으로 nMOS가 pMOS보다 빠르다고 볼 수 있는 것이다.3. pMOS, nMOS, CMOS 전력 비교①pMOS와 nMOS의 전력CMOS 프로세서의 전력소모(p)는 프로세서의 총 캐패시턴스(c), 공급 전압(v), 그리고클럭 주파수(f)에 비례한다. 이를 등식으로 표기하면 파워=캐패시터*동작볼트^2*주파수(p=cv^2f)가된다. 위의 등식을 보면 알 수 있듯이 클럭속도는 CPU 성능을 증가시키는핵심 요인이지만 클럭속도가 증가할 때마다 전력도 같이 상승하게 되된다.일반적으로 인버터를 설계할 때에는 pMOS 소자의 크기를 nMOS 소자의 크기에 두 배 를 사용한다. 이유는 pMOS 소자의 current 용량이 nMOS에 비해 절반 정도인데 이는electron과 hole의 mobility차 때문이다. nMOS가 pMOS에 비해 이동도가 2배에서 3배 까지 빠르다. 즉, 같은 시간에 출력의 결과가 나오게 하기 위해서는 pMOS의 크기를 두 배나 세 배정도 크게 해서 인가하면 V= 0V이고 V= -5V이므로 Q은 "off"되고 p채널 MOSFET은 켜진다. 결과적으로 Q는 작은 저항값을, Q은 높은 저항값을 가지게 되며 V= V= 5V가 된다. 어느 경우에서든지 드레인 전류는 “off"된 트랜지스터에서의 누출값으로 제한되기 때문에 소자에서 소모되는 전력은 매우 작다.※정리 : CMOS 회로에서의 전류는 static current와 dynamic current로 구분된다. static current는 말 그대로 안정된 상태일 때의 소모 전류이며 이때는 pMOS 혹은 nMOS가 off 상태이니 leakage current만 아주 조금 흐른다.dynamic state란 동작상태를 의미하며, pMOS가 on상태에서 off상태로 nMOS가 off상태에서 on 상태로 갈 때를 의미한다. 물론 그 반대의 경우도 성립하게 된다.이때는 짧은 찰나지만 pMOS, nMOS가 동시에 ON 상태가 되고(순간적인 쇼트 상태) 이때는 전류가 흐르게 된다. 그래서 동작 clock을 높이면 열이 많이 발생하게 된다.ex)인텔 CPU즉, 어떤 상태에서 다른 상태로 천이가 일어나는 동안만 전류가 흐르는 반면 다음 천이가 일어나기 전에는 거의 전류가 흐르지 않기 때문에 전력소모를 최소화 시킬 수 있다.참고)래치－업(latch－up) 현상: CMOS 공정의 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n-p-n-p(또는 p-n-p-n)층으로 인하여 기생 npn과 pnp 트랜지스터의 작용으로 전원 전압과 접지 사이에 전류 흐름의 경로가 형성되어 이 경로로 지속적인 큰 전류가 흐르게 되므로 CMOS의 전류-전압 특성에 악영향을 미치는 것.#래치업 현상 방지*입출력 단자의 전압레벨을 Vcc보다 높게 하거나 Vss보다 낮게 하지 말것.*노이즈 유입 방지.*미사용 입력 단자의 전위를 Vcc나 Vss에 고정.*출력에 과전류 흐르지 않도록 한다.- nMOS 인버터와 CMOS 인버터의 전력 소모 비교nMOS인버터 CMOS인버터전력 소모는 전원과 GND사이의 능동 또는

공학/기술| 2007.12.13| 18페이지| 2,500원| 조회(4,891)

nmos, CMOS, PMOS, electron, hole

미리보기

닫기