*길* 스토어

*길*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

6개
전체 판매량

199개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 6개

TCAD를 이용한 반도체 공정 Simulation

소 속 : 정보통신공학 3A 학 번 : 20042218 발표자 : 제 4조 신 길 환TCAD를 이용한 반도체 공정 SimulationImplant energy 변화에 따른 nMOSFET 의 전기적 특성 고찰- * -nMOSFET에서 Source와 Drain의 Implant energy에 따른 electron current, hole current의 변화를 통하여 MOSFET의 특성에 대해 이해하고자 함.- 실습목표Contents변수 지정실습과정 (예)실습결과 분석고찰- * -1. Variable (변수의 지정)Implant speciesAsenic →PhosphorusImplant energy50 keV70 keV90 keV110 keV130 keV150 keV200 keV- * -1) Mdraw 실행결과1. 실습과정Case1. (Implant energy = 50 keV)- * -Case1. (Implant energy = 50 keV)2) View Output 실행결과- * -Case1. (Implant energy = 50 keV)3) Inspect 실행화면 ID – VGS Graph- * -Case1. (Implant energy = 50 keV)4) Inspect 실행화면 ID – VDS Graph- * -3.1 실습결과1) Source Current 변화 - 표Electron CurrentHole Current50 keV-1.030E-005-9.054E-02970 keV-1.029E-005-8.964E-02990 keV-1.003E-005-1.961E-028110 keV-1.029E-005-2.654E-028130 keV-1.342E-005-1.250E-028150 keV-4.087E-005-1.209E-028200 keV-2.689E-004-2.099E-029- * -3.1 실습결과2) Source Current 변화 - 그래프- * -3.2 실습결과1) Drain Current 변화 - 표Electron CurrentHole Current50 keV1.030E-005-3.258E-03070 keV1.029E-005-9.697E-03090 keV1.003E-005-9.045E-030110 keV1.029E-005-2.519E-029130 keV1.342E-005-2.811E-030150 keV4.087E-005-4.724E-030200 keV2.689E-0047.036E-030- * -3.2 실습결과2) Drain Current 변화 - 그래프- * -1) Implant Energy를 높게 하면 Source와 Drain 두께가 넓어지게 된다.4. 실험결과 및 고찰- * -2) Implant Energy를 계속 증가시키면 Source와 Drain 사이에 채널이 형성되면서 Gate의 전압과 관계없이 전류가 흐르게 된다.{nameOfApplication=Show}

공학/기술| 2016.03.22| 14페이지| 3,000원| 조회(988)

반도체, 시뮬레이션, implant, nMOSFET, TCAD, 반도체설계

미리보기

닫기
Implant energy 변화에 따른 nMOSFET의 특성

실험보고서실 험 제 목Implant energy 변화에 따른 nMOSFET의 특성날짜‘08. 6. 9실 험 자소 속정보통신공학 3A성명신길환조41. 실험 목적- nMOSFET에서 Source와 Drain의 Implant energy의 변화에 따른 electron current, hole current의 변화를 관찰하고자 함.2. Process Flow Value(1) MOS TypeMacroStepProcess DescriptionProcess Recipe00SubstrateBoron, 5e15/cm3, orientation = 100LOCOS01PAD oxideO2flow=10ι/min, T=900C, Time=100min02Nitride deposition1500A02Active photoDIF mask. Light_field04Nitride etching1500A +50% over, anisotropic05Resist strip06LOCOS oxidationO2flow=10l/min, H2flow=8l/min, T=1050C, time=200min07Oxide etching(wet)200A isotropic08Nitride etching(wet)2000A isotropic09PAD oxide etch(wet)500A isotropicGATE10Gate oxidation(200A)I/I for LDD11I/I for Vt adjustBF2,Energy=50keV,Dose=1e12/cm2,tilt=0POLY12Poly deposition3500A, Phosphorus doped poly, conc=3e20/cm313Poly photoPO mask, light_field14Poly etching3500A+50% over, anisotropic15Resist stripSD16I/I for LDDPhosphorus, Energy=50keV, Dose=2e13/cm2, tilt=017Spacer depositionOxide 2000A18Spacer etching20low=3l/min, T=950C, Time=20minCONT22Contact photoCO mask, dark_field23Contact etching5000A+50% over, anisotropic24Resist stripMETAL25Metal deposition4000A26Metal photoMET mask, light_field27Metal etching4000A+50% over, anisotropic28Resist strip(2) VariableImplant speciesPhosphorusImplant enegy50 keV70 keV90 keV110 keV150 keV200 keV3. Simulation Results(1) Source Current 변화 추이Electron CurrentHole Current50 keV-1.030E-005-9.054E-02970 keV-1.029E-005-8.964E-02990 keV-1.003E-005-1.961E-028110 keV-1.029E-005-2.654E-028130 keV-1.342E-005-1.250E-028150 keV-4.087E-005-1.209E-028200 keV-2.689E-004-2.099E-029(2) Drain Current 변화 추이Electron CurrentHole Current50 keV1.030E-005-3.258E-03070 keV1.029E-005-9.697E-03090 keV1.003E-005-9.045E-030110 keV1.029E-005-2.519E-029130 keV1.342E-005-2.811E-030150 keV4.087E-005-4.724E-030200 keV2.689E-0047.036E-030▶ Case 1. Implant enegy = 50 keV- Mdraw의 실행결과 - *.dat File(Tecplot)- View Output 실행결과VoltageElectron CurrentHole CurrentConduction CurrentSource0.000E+.258E-0301.030E-005- Inspect 실행, ID - VGS Graph- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 Vⓕ Vg = 4 Vⓗ Vg = 5 V▶ Case 2. Implant enegy = 70 keV- Mdraw의 실행결과 - *.dat File(Tecplot)- View Output 실행결과VoltageElectron CurrentHole CurrentConduction CurrentSource0.000E+000-1.029E-005-8.964E-029-1.029E-005Substrate0.000E+0002.718E-0149.934E-0292.718E-014Gate2.000E+0000.000E+0000.000E+0000.000E+000Drain1.000E-0011.029E-005-9.697E-0301.029E-005- Inspect 실행, ID - VGS Graph- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 Vⓕ Vg = 4 Vⓗ Vg = 5 V▶ Case 3. Implant enegy = 90 keV- Mdraw의 실행결과 - *.dat File(Tecplot)- View Output 실행결과VoltageElectron CurrentHole CurrentConduction CurrentSource0.000E+000-1.003E-005-1.961E-028-1.003E-005Substrate0.000E+0002.785E-0142.051E-0282.785E-014Gate2.000E+0000.000E+0000.000E+0000.000E+000Drain1.000E-0011.003E-005-9.045E-0301.003E-005- Inspect 실행, ID - VGS Graph- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 VⓕntSource0.000E+000-1.029E-005-2.654E-028-1.029E-005Substrate0.000E+0002.366E-0142.906E-0282.366E-014Gate2.000E+0000.000E+0000.000E+0000.000E+000Drain1.000E-0011.029E-005-2.519E-0291.029E-005- Inspect 실행, ID - VGS Graph- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 Vⓕ Vg = 4 Vⓗ Vg = 5 V▶ Case 5. Implant enegy = 130 keV- Mdraw의 실행결과 - *.dat File(Tecplot)- View Output 실행결과VoltageElectron CurrentHole CurrentConduction CurrentSource0.000E+000-1.342E-0051.250E-028-1.342E-005Substrate0.000E+000-3.294E-017-1.278E-028-3.294E-017Gate2.000E+0000.000E+0000.000E+0000.000E+000Drain1.000E-0011.342E-0052.811E-0301.342E-005- Inspect 실행, ID - VGS Graph↑ 파란색 부분의 그래프는 특성을 보다 보기 쉽게 하기 위해 y축의 범위를 조정 한 것임.- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 Vⓕ Vg = 4 Vⓗ Vg = 5 V▶ Case 6. Implant enegy = 150 keV- Mdraw의 실행결과 - *.dat File(Tecplot)- View Output 실행결과VoltageElectron CurrentHole CurrentConduction CurrentSource0.000E+000-4.087E-005-1.209E-028-4.087E-005Substrate0.0h↑ 하늘색 부분의 그래프는 특성을 보다 보기 쉽게 하기 위해 y축의 범위를 조정한것임.- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 Vⓕ Vg = 4 Vⓗ Vg = 5 V▶ Case 7. Implant enegy = 200 keV- Mdraw의 실행결과 - *.dat File(Tecplot)- View Output 실행결과VoltageElectron CurrentHole CurrentConduction CurrentSource0.000E+000-2.689E-004-2.099E-029-2.689E-004Substrate0.000E+000-1.600E-0171.395E-029-1.600E-017Gate2.000E+0000.000E+0000.000E+0000.000E+000Drain1.000E-0012.689E-0047.036E-0302.689E-004- Inspect 실행, ID - VGS Graph↑ 그래프에선 볼 수 없지만 표의 데이터에서 수치가 소폭 증가하는 것을 볼 수 있다.- Inspect 실행, ID - VDS Graphⓐ Vg = 0 Vⓑ Vg = 1 Vⓒ Vg = 2 Vⓓ Vg = 3 Vⓕ Vg = 4 Vⓗ Vg = 5 V4. 실험 결론 및 고찰1) 본인이 설계한 반도체는 산화막에 의해 전류 통로로부터 절연된 게이트 전극에 전압을 인가하여, Source 전극과 Drain 전극 간에 전류 통로를 제어함으로서 동작하는 nMOS 트랜지스터이다.2) Implant Energy가 커짐에 따라 전류가 흐르기 시작하는 전압이 작아진다. (문턱전압이 작아짐)3) Vgs값이 커질수록 ID가 커짐. (Vgs로 ID를 조절할 수 있으나 한계점이 있음)4) 아래 그림에서처럼 Implant Energy를 높게 하면 Source와 Drain 두께가 넓어지게 된다.이후에 Implant Energy를 계속 증가시키면 Source와 Drain 사이에 채널이 형성되면서 게이트의 전압과 관계없이 전류가 흐르게다.

공학/기술| 2016.03.22| 26페이지| 3,000원| 조회(189)

반도체, 시뮬레이션, implant, nMOSFET, TCAD

미리보기

닫기
전자회로 실습 - BJT (바이폴라 접합 트랜지스터)

실 습 보 고 서- 제 4장 : BJT -정보통신공학전공 3A 20042218 신길환1. 이론- 바이폴라 접합 트랜지스터(BJT)는 두 개의 pn접합으로 나누어지는 도핑된 세 개의 반도체 영역으로 구성되어있다. 이 세 영역을 이미터(emitter), 베이스(base), 콜렉터(collector)라고 한다. 바이폴라(Bipolar)란 용어는 트랜지스터 구조내에서 반송자(carrier)로 전자와 정공 두 개가 사용된다는 말에서 유래하였다.R_TH = {R_1 R_2 }over {R_1 +R_2 }=R_1 //R_2* base-emitter loopI_B R_Th +V_BE +I_E R_E -E_Th =0I_E =( beta +1)I_BTHEREFORE I_B = {E_Th -V_BE } over {R_Th +( beta +1)R_E }* collector-emitter loopKVL 적용-I_C R_C +V_CC -I_E R_E -V_CE =0I_E CONG I_CTHEREFORE V_CE =V_CC -I_C (R_C +R_E )2. 실습방법1. Multisim에서 직류전압(VCC-10V), TR(2N3904), 저항(1.5㏀, 260Ω, 680Ω, 240Ω) 각 1개, 전압계·전류계 각각 3개, 커패시터(1㎌) 2개를 작업공간으로 가져온다.2. 가져 온 소자를 이용하여 ‘그림 7’과 같이 회로를 구성한다.3. 시뮬레이션을 통해 전압계·전류계의 수치를 확인한다.3. 실습결과- 시뮬레이션 결과, 아래와 같은 값이 출력되었다.그림 7. BJT 회로의 구성과 전압·전류계 결과◇ 측정결과표측 정 기대 응 값측 정 결 과U1(전류계)IC9.797 mAU2(전압계)VCE5.088 VU3(전류계)IB0.058 mAU4(전압계)VBE0.727 VU5(전압계)VR23.092 V4. 고찰측정치계산식계산값U19.797mA0.0979*1009.79mAU25.088V10-(9.797m*(260+240))5.1015VU30.058mA(3.119-0.7)/((680*1.5k)/(1.5k+680)+(100+1)*240)약 0.0979mA(beta=100일 경우)U40.727V다이오드의 전위 장벽약 0.7U53.092V(10*680/(1.5k+680))3.119V- 계산과정에서 β와 전위 장벽의 차이로 인해, 측정값과 계산값의 오차 발생

공학/기술| 2016.03.22| 3페이지| 1,000원| 조회(268)

트랜지스터, 오실로스코프, BJT, 전자회로, 바이폴라, DSP, 통신실험, 멀티심

미리보기

닫기
전자회로 실습 - 반파정류기(Multisim)

실 습 보 고 서- 제 1장 : 반파 정류기 -정보통신공학전공 3A 20042218 신길환1. 이론반파정류기는 하나의 다이오드가 교류전원과 부하저항에 연결되어 구성된다. 이상적인 다이오드의 경우, 입력 정현파가 정(+)의 반주기 동안 다이오드는 순방향 바이어스되어 전류가 부하저항을 통해 흐르고, 이 전류는 부하 양단에서 입력전압의 정(+)의 반주기와 같은 전압을 발생한다. 반대로 입력전압이 부(-)의 반주기 동안에 다이오드는 역방향 바이어스되어 전류가 흐르지 않으므로 부하 저항 양단에서 전압은 0이다. 그러므로 부하 양단에 나타나는 결과는 단지 교류 입력전압의 전의 반주기 이며, 출력전압은 극성이 바뀌지 않으므로 직류전압으로 나타난다.2. 실습방법1. Multisim에서 교류전압(220V, 60Hz, Phase 0 deg)과 Transformer(권선비=2:1), 다이오드(1N4006GP), 저항(20㏀), 오실로스코프 등의 회로를 작업공간으로 가져온다.2. 가져 온 소자를 이용하여 ‘그림 1’과 같이 회로를 구성한다.3. 오실로스코프의 입력파형과 출력파형을 구분하기 쉽게 하기 위해 출력파형의 라인색상을 입력파형색상과 구분되도록 라인색상을 변경한다.4. 시뮬레이션 한 후, 오실로스코프를 더블클릭하여 입·출력 파형을 확인한다.3. 실습결과‘그림 1’의 회로의 시뮬레이션 결과, 아래의 파형이 출력되었다.‘그림2’의 결과 파형을 보면 다이오드가 순방향 바이어스 되는 정(+)의 반주기 동안에만 전압이 발생하고, 부(-)의 반주기동안에는 전압이 거의 0에 가까운 것을 볼 수 있다.

공학/기술| 2016.03.22| 2페이지| 1,000원| 조회(397)

전자회로, DSP, 통신실험, 반파정류기, 멀티심, MultiSIM

미리보기

닫기
전자회로 실습 - 전파정류기(Multisim)

실 습 보 고 서- 제 2장 : 전파 정류기 -정보통신공학전공 3A 20042218 신길환1. 이론반파정류기가 입력 정현파가 정(+)의 반주기 동안만 전류가 흐르게 하지만, 전파정류기는 입력의 전주기인 360° 동안 부하의 한 방향으로 전류가 흐르게 한다는 점이다. 그러므로 전파정류기는 입력의 반주기마다 반복되어 입력에 비해 두 배 증배된 주파수를 지닌 출력 전압이 나타나게 된다.2. 실습방법1. Multisim에서 교류전압(220V, 60Hz, Phase 0 deg)과 Transformer(권선비=2:1), 다이오드(1N4006GP) 2개, 저항(20㏀), 오실로스코프 등의 회로를 작업공간으로 가져온다.2. 가져 온 소자를 이용하여 ‘그림 3’과 같이 회로를 구성한다.3. 오실로스코프의 입력파형과 출력파형을 구분하기 쉽게 하기 위해 출력파형의 라인색상을 입력파형색상과 구분되도록 라인색상을 변경한다.4. 시뮬레이션 한 후, 오실로스코프를 더블클릭하여 입·출력 파형을 확인한다.그림 3. 전파정류기의 회로도 구성3. 실습결과‘그림 3’의 회로의 시뮬레이션 결과, 아래의 파형이 출력되었다.그림 4. 전파정류회로의 시뮬레이션 결과 - 정(+)의 반주기에서는 입력파형(붉은색 파형)이 출력파형(파란색 파형)에 겹쳐져 보이지 않는다.‘그림4’의 결과 파형을 보면 다이오드가 순방향 바이어스 되는 정(+)의 반주기와, 역방향 바이어스 되는 부(-)의 반주기. 즉, 전주기(360°)에 출력전압이 나타난다.4. 고찰1) 위의 결과에서 출력의 첨두값이 54.994 V(약 55 V)인 이유는 Transformer의 권선비가 0.5 (2:1)이고, 다이오드 2개가 병렬 연결이기 때문이다. (교류 입력값의 1/4)

공학/기술| 2016.03.22| 2페이지| 1,000원| 조회(520)

오실로스코프, 전자회로, DSP, 통신실험, 반파정류기, 전파정류기, 멀티심

미리보기

닫기