*동* 스토어

*동*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

7개
전체 판매량

41개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 7개

[예비]이미터 접지 증폭기의 바이어스와 증폭도

I. 이론1 교류 증폭기로서 트랜지스터이미터 공통 회로(CE: common emitter)에 접속된 트랜지스터의 베이스 전류는 컬렉터 전류를 제어한다. 또한 컬렉터 전류의 증가는 베이스 전류의 증가보다 훨씬 더 컸다. CE 접속에서 트랜지스터의 전류 이득 β는 다음과 같이 정의되었다.β가 얻어진 바이어스 조건은 다음과 같다.1. 이미터-베이스 접합은 순방향 바이어스되었다.2. 컬렉터-베이스 접합은 역방향 바이어스되었다. 이미터 공통 증폭기이상 두 조건은 오디오, 라디오, TV 회로에서의 증폭기에 사용되는 바이어스 조건이다. 트랜지스터 증폭기는 직류 또는 교류 전류(또는 전압)를 증폭하는 데 사용될 수 있다. 이 실험에서 우리는 교류 전류/전압 증폭기에 관심을 가져야 하는데, 그 이유는 이미터 동통 증폭기가 이 두 가지를 모두 실현할 수 있기 때문이다. 그림 1은 리미터 공통 교류 증폭기로 연결한 NPN 트랜지스터의 회로이다. 독립된 두개의 전원이 사용되었는데는 베이스-이미터 접합을 순방향으로 바이어스 시키기 위해서 사용되었고,는컬렉터-이미터 접합을 역방향으로 바이어스 시키기 위해 사용되었다. 입력 신호은 을 통해 베이스에 인가되고, 출력 신호는 컬렉터에서 측정된다.은 베이스-이미터 회로의 전류를 제한하기 위한 저항이다. 베이스의 바이어스 전류와 동작점은와에 의해 결정된다.이 더 큰 경우, 베이스 바이어스 전류는 다음 식에 의해서 결정된다.여기서 베이스의 입력 저항은 매우 작기 때문에 무시되었다.이미터 공통 회로에서는 B값에 의해서 컬렉터 전류의 제어 정도가 결정된다.에 의해 베이스 회로에 인가된 입력 신호 전휴는 베이스 바이어스 전류에 합해져서 베이스 전류를 증가시키거나 감소시키는데, 그 결과의 전류 파형을 그림 2에 나타냈다. 증폭기가 트랜지스터 특성의 선현 영역에서 동작하고 있다면, 베이스 단자의 전휴 변화에 따라 컬렉터 전류는 베이스 전류에서 신호 전류의 효과와 이미터 공통 증폭기에서 컬렉터 전류동상(in-phase)으로 변화한다.=10일 때 컬렉터 전류가 5.1mA에서 7.6mA로 증가한 후 5.1mA로 다시 감소한다. 그 후 이 전휴는 더 감소하여 2.6mA에 이르면 이번에는 5.1mA로 증가한다. 그러므로, 전류이득이 500인 트랜지스터에서 베이스 전류가 10만큼 변하면 컬렉터 전류는 5mA만큼 변하게 된다. NPN 트랜지스터에서 컬렉터 전류가 베이스-이미터 전압에 따라 과 같이 변한다고 가정한다. 이 그래프의 컬렉터 전류는 단지 0.6V에서 0.8V까지의 베이스-이미터 전압에서만 선형적으로 변화함을 알 수 있다. 만약 동작점의 베이스 이미터 전압이 0.7V로 유지된다면 베이스에 인가된 신호는 일그러짐이 없이 증폭될 것이다. 아주 큰 신호가 베이스에 인가되면 비선형 동작이 일어나서 그림 27_4에 나타난 것처럼 피크 부분에서 신호가 평평하게 된다. 이러한 경우, 양의 피크 부분은 컬렉터 특성 곡선의 비선형 영역이 사용되고 있는 것을 알려 주고, 음의 피크 부분은 차단 영역이 사용되고 있는 것을 알려 준다.NPN 트랜지스터 대신에 PNP 트랜지스터가 사용된다면 신호 극성에 대해서 반대의 효과가 나타나므로가 컬렉터 회로를 통과했을 때 나타나는 출력신호 전압은 다음과 같다.=여기에은 컬렉터 부하 저항이다. 베이스의 신호 전류가 사인파이면 출력 전압도 사인파이다. 에 나타낸 트랜지스터 회로는 기본적인 전류 증폭기임에 유의해야 한다. 신호 전압의 이득은 트랜지스터의 전류 이득, 회로의 설계 및 회로 파라미터에 따라 결정된다. 큰 입력 신호에 대한 컬렉터 전류의 파형의 함수로 표현된 NPN 트랜지스터의 특성(삼성 KSC900)2. 전압분배기 바이어스이제 의 전압 분배기(voltage-divider)바이어스회로를 해석하기로 한다. 이 이름은 VB의 직류레벨이 입력측의 전압배분기에 의해서 결정되기 때문에 붙인 것이다. 전압 분배기 바이어스 회로근사 하이브리드 등가회로로 변환 하면 그림 7이 된다. RE가 없어진 것은 CE의 저 임피던스 단락효과에 기인한다. 즉, 동작주파수에서 커패시터의 리액턴스는 회로의 RE를 단락하는 역할을 한다. VCC를 0으로 하면 그림 7에서 보인 바와 같이 R1과 RC의 한 쪽 단자는 접지전위가 된다. 또 R1과 R2는 입력회로를 구성하고 RC는 출력회로를 구성한다. R1과 R2의 병렬저항은 다음과 같이 된다.R' = R1 || R2 = 교류등가회로에 re 등가회로를 대치한 것Zi : 로부터Zi = R' || βreZo : 로부터Zo = RCAv :Vo = -IoRC = -βIbRC= -β=-따라서,Av =Ai : 저항 R'은 βre의 크기와 아주 근접할 때가 많어서 무시할 수가 없으므로 R'의 영향을 전류이득식에 반영시켜야 한다. 그림7을 참고하면 다음을 얻는다.즉출력측에 대하여는Io = βIb즉전류이득은즉 ,위상관계 : Av의 음의 기호는 Vo와 Vi 간에 180의 위상차가 있다는 것을 나타난다.ro의 영향 : ro를 포함시키면 출력회로는 그림5와 같은 모양이 된다. 입력임피던스는 영향을 받지 않으며Zo = ro || RC전압이득은전류이득은 그림 5에 대해서였고, 이 회로에 대해서는Ai는이므로위 식은 복잡하므로 위의 결과를 이용한 다음 식을 많이 사용한다.3. CE증폭기의 전압이득교류 전압이득은 의 등가회로를 이용하여 구할 수 있다. 이득은 베이스의 교류 입력전압(Vc)과 컬렉터의 교류 출력전압(Vb)과의 비이다.그림에서이므로 전압이득은 다음과 같다. 교류 전압이득을 구하기 위한 등가회로Ie를 상쇄시키면 최종 결과는 다음과 같다.위 식은 베이스 그리고 컬렉터간의 전압이득이다. 신호원으로부터 컬렉터까지의 전체 증폭기 이득을 얻기 위해서는 입력회로의 감쇠를 포함시켜야 한다. 감쇠(attenuation)는 신호전압이 회로를 거치면서 감소하는 것을 의미한다.신호원과 베이스간의 감쇠와 베이스에서 컬렉터까지의 이득을 곱한 것이 증폭기의 전체 이득이 된다. 신호전압은 10mV, 신호저항과 입력저항으로 인한 베이스전압은 5mV가 된다고 가정하자. 이 경우 감쇠는이다. 만약 증폭기의 베이스에서 컬렉터까지의 전압이득을 20이라고 가정하면 출력전압은이다. 따라서 전체 이득은이 되며, 감쇠와 이득의 곱()과 같게 된다. 전체 이득은 에서 설명하고 있다. 베이스 회로에서 감쇠와 전체 이득Rs와 Rin(tot)가 전압분배기로 동작하는 베이스 회로에서의 감쇠는 다음과 같다.전체 이득 Av'은 감쇠 그리고 베이스와 컬렉터간의 이득 Av의 곱이다.a) 이미터 바이패스 커패시터에 따른 전압이득 효과11과 레포트에 나왔던 의 이미터 바이패스 커패시터 C2는 이미터저항을 단락(short)시켜, 실효적으로 이미터가 교류접지된다. 그러므로 바이패스 커패시터를 가진 증폭기의 전압이득은 최대값을 가지며,과 같다.여기서 바이패스 커패시터의 값은 충분히 크기 때문에 증폭기의 신호주파수 범위에서 RE와 비교하여 매우 작은 리액턴스값(이상적으로 0Ω)을 가진다. 바이패스 커패시터 Xc의 최적값은 증폭기의 최소 동작주파수에서 RE보다 10배 이하가 되도록 해야한다.b) 바이패스 커패시터가 없는 경우의 전압이득 바이패스 커패시터가 없는 경우의 전압이득바이패스 커패시터가 교류 전압이득에 어떤 영향을 미치는지 알아보기 위하여 의 회로에서 바이패스 커패시터를 제거하고 전압이득을 비교해 보자.바이패스 커패시터가 없으므로 이미터는 이제 접지가 아니다. 따라서, 이미터와 접지 사이의 RE에 교류신호가 걸린다. 그리고 전압이득식에는 다음과 같이 re'이 추가된다.RE의 영향으로 교류 전압이득은 감소할 것이다.c) 전압이득에서 부하의 영향부하 RL이 와 같이 결합 커패시터 C3를 통해 출력에 연결되었을 때, 신호주파수에서 컬렉터저항은 RC와 RL의 병렬저항이 된다. RC의 위쪽 끝은 교류접지가 된다는 것을 기억하라. 교류 등가회로는 와 같다. 전체 교류 컬렉터저항은 다음과 같다.전압이득식에서 RC를 Rc로 대치하면 전압이득은 다음과 같다.일 때 전압이득은 줄어든다. 만약이면,이고 부하는 이득에 거의 영향을 주지 않는다. 교류(용량성으로) 결합된 부하를 가지는 공통이미터 증폭기4. 전압이득의 안정도비록 RE를 바이패스시켜 최대 전압이득을 얻지만 교류 전압이득이에 의존하고,은 IE에 의존하며 온도에 따라 변한다. 따라서이 증가하면 이득은 감소하고,이 감소하면 이득은 증가하게 된다. 이로 인해 온도에 따라 이득이 불안정하게 된다.바이패스 커패시터가 없으면 RE가 교류회로에 존재하므로 이득은 감소한다(). 그러나 RE를 바이패스시키지 않는다면(존재한다면) 이득은에 훨씬 적게 의존한다. 만일이면, 이득은 실제적으로에 독립적이다. 즉 다음과 같다.a) 전압이득을 안정화하기 위한스왐핑스왐핑은 전압이득의 감소 없이의 영향을 최소화시키는 데 이용하는 방법이다. 이 방법은 전압이득에서의 영향을 제거한 것이다. 스왐핑은 바이패스 커패시터를 가진 RE와 그것을 갖지 않은 RE회로의 절충형이다.스왐프된 증폭기에서 RE는 부분적으로 바이패스된다. 결과적으로 안정된 이득을 얻을 수 있으며, 이 회로의 이득은의 영향을 크게 줄이거나 무시할 수 있다. 전체 외부 이미터저항 RE는 과 같이 두 개의 이미터저항 RE1, RE2로 구성된다. 여기서 RE2는 바이패스 되었으며, 다른 저항은 그렇지 않다.직류 바이어스에는 두 저항()이 영향을 미치고, 교류 전압이득에는 RE1만이 영향을 미친다.만약 RE1이보다 수십 배 크다고 하면,의 영향은 최소화된다. 근사 전압이득은 다음과 같이 된다. 스왐핑 증폭회로(의 영향을 최소화하도록 이미터저항을 부분적으로 바이패스시켜 이득 안정을 시킨)

공학/기술| 2009.05.24| 12페이지| 1,500원| 조회(1,444)

바이어스, 증폭기, CE증폭기, 전압분배기, 이미터 증폭기

미리보기

닫기
[예비]공통 이미터 회로에서의 전류 이득

I. 이론1. 트랜지스터 회로 구성트랜지스터는 이미터(Emitter), 베이스(Base), 컬렉터(Collector)의 3개의 전극으로 구성되어 있다.증폭기에서는 신호를 입력받는 2개의 전극과 출력 신호가 나타나는 2개의 전극이 필요하게 되므로, 이 3개의 전극 중 1개의 전극을 입출력에 공통으로 사용하게 된다. 공통으로 사용되는 전극에 따른 입출력 단자를 에 나타내었다. 접지 방식의 종류와 특성에서와 같이 증폭기는 이미터, 베이스 컬렉터 3단자 중에 어떤 단자를 입출력에 공통으로 사용하고, 입력과 출력으로 사용하느냐에 따라서 특성이 달라지게 된다.2. 공통이미터(CE : Common Emitter) 증폭기와 같이, 트랜지스터의 이미터 단자를 입출력에 공통으로 사용하고, 베이스를 입력 단자, 컬렉터를 출력 단자로 사용하도록 접속한 것을 이미터 접지 증폭기 즉 공통이미터 증폭기(CE : Common Emitter)라 한다. 공통이미터 증폭기는 높은 전압, 전류 이득을 가진다.ⅰ. 입출력 특성이미터 접속 회로의 입력 및 출력 특성은 와 같다. 이것은 베이스 접지 회로의 경우와 비슷하나, 입력 단자에 흐르는 전류 iB가 매우 적어 소전력 신호원을 접속하기가 용이하게 되어 있다. 공통이미터 증폭회로의 입출력 특성ⅱ. 직류 해석은 전압분배 바이어스된 공통이미터 증폭기이다. 입력과 출력의 C1과 C3는 결합 커패시터라고 하며, 이미터와 접지 사이에 연결된 C2는 바이패스 커패시터라고 한다. 이 회로는 직류와 교류동작이 결합되어 있으므로 직류 및 교류의 별도 해석이 필요하다 공통이미터 증폭기의 증폭기를 해석하기 위하여 우선 직류 바이어스값을 결정해야 한다. 이를 위해 직류 등가회로는 에서와 같이 결합 커패시터와 바이패스 커패시터를 개방(제거)한다(커패시터는 직류에서 개방임을 기억하라).베이스의 직류 입력저항은 다음과 같이 된다.이 경우는 R2의 10배 이상이므로 직류 베이스전압을 계산할 때 무시 할 수 있다. 그림1-1의 증폭기에 대한 직류 등가회로그리고이므로이고, IC?IE 이므로 다음과 같다.마지막으로 다음과 같다.ⅲ. 교류 등가회로증폭기의 교류 신호동작을 해석하기 위하여 다음과 같은 교류 등가회로를 고려한다.커패시터 C1, C2, C3는 신호주파수에서 XC?0Ω으로 가정하기 때문에 유효단락(effective short)으로 간주한다.a) 교류접지직류전원은 접지로 대체한다. 회로이론에서 전압원의 내부저항은 거의 0Ω으로 가정한다. 따라서 어떤 교류전압도 전압원 양단에 걸리지 않는다. 결과적으로 VCC단자에서 교류전압은 0V(zero-volt)이며, 교류적으로 접지(ac ground)된다.의 공통이미터 증폭기 교류 등가회로를 에 나타내었다. RC와 R1이 교류적으로 접지되어 있는 것을 주목하라. 실제 회로에서 이들은 VCC에 연결되어 있다.교류 해석에서 교류접지와 실제 접지는 같은 점으로 취급한다. 의 증폭기는 바이패스 커패시터 C2가 교류접지에 이미터를 접지시키므로 공통이미터 접지형이 된다(접지는 회로 내의 공통점이다).b) 베이스에서 신호(교류)전압 그림 1-1의 증폭기에 대한 교류 등가회로교류 전압원이 의 입력에 연결되어 있다. 만약 교류 전압원의 내부저항이 0Ω이라면 모든 신호 전압원은 베이스에 나타난다. 그러나 만일 교류 전압원이 내부저항을 갖게 된면, 베이스에 나타나는 실제 신호전압을 구하기 위해서는 세 가지 요소를 고려하여야 한다. 즉 신호원 저항, 바이어스 저항 그리고 베이스에서 본 입력저항이다. 이것을 에 나타냈고, 이 회로는 와 같이로 단순화할 수 있다. 여기서 신호전압 VS는 RS(신호원 저항)와 Rin(tot)에 의해 분배되어, 결과적으로 트랜지스터 베이스의 신호전압은 전압분배공식에 의해 아래와 같이 나타낼 수 있다.만약 RS≪Rin(tot)이면, Vb?Vs이다. 여기서 Vb는 증폭기의 입력전압 Vin 이다. 교류등가 베이스 회로c) 입력저항교류전원으로부터 베이스를 들여다본 입력저항을 구하기 위해 단순화한 r-파라미터 트랜지스터 모델을 이용한다. 는 외부 컬렉터저항 Rc와 연결된 트랜지스터 회로를 보이고 있다. 베이스에서 들여다본 입력저항은 다음과 같다.베이스전압은 다음과 같다.이므로이고, Vb와 Ib를 대입하면이고, Ie를 소거하면 다음과 같다.신호원에서 들여다본 총 입력저항은의 병렬값이다. 외부회로에 연결된 r-파라미터 트랜지스터 모델(음영 블록 안쪽)d) 출력저항컬렉터에서 본 공통이미터 증폭기의 출력저항은 거의 컬렉터저항과 같다.실질적으로이지만, 트랜지스터의 내부 교류 컬렉터저항 rc'은 RC보다 매우 크기 때문에 일반적으로 무시한다. 예를 들면 2N3904라는 트랜지스터의 최소값이와이라면(지멘스(siemens)와 모(mhos)는 같은 단위이다. 모는 예전에 쓰였던 단위이고 지멘스가 최근에 사용되는 표준단위이다). 이들 값으로부터 rc'을 계산할 수 있다.iv. 공통이미터 증폭기의 위상반전공통이미터 증폭기의 컬렉터 출력전압은 베이스 입력전압과 180° 위상차가 생긴다. 위상반전은와 같이 전압이득 앞에 마이너스(-)를 붙여 표시한다.a) 전류이득베이스와 컬렉터 사이의 전류이득은또는이다. 그러나 증폭기의 전체 전류이득은 다음과 같다.Is는 신호원으로부터 흐르는 전체 신호전류로서 에서 알 수 있듯이 베이스 전류와 바이어스 회로로 흐르는 신호전류의 합이다. 신호원으로부터 흐르는 전체 신호전류는 다음과 같다. 전체 입력 신호전류(표시한 방향으로 Vs의 정(+)의 반주기 동안 흐른다).b) 전력이득전력이득은 전체 전압이득과 전류이득의 곱이다.3. 공통 베이스, 공통 컬렉터i. 공통베이스 증폭기 : 공통 에미터 증폭기의 출력단에 연결하면 고주파성능 개선할수 있다.입력저항: 에미터저항 ll 에미터에 달아준 저항출력저항: 컬렉터에 달아준 저항전류증폭도: 1전압증폭도: 컬렉터에 달아준 저항 /{에미터저항 ll 에미터에 달아준 저항}교류 증폭기 AC등가회로( AC 등가회로의 형성)직류 전원은 접지시키고 캐패시터를 단락시키면 AC 등가회로를 얻을 수 있다. 공통 베이스 교류증폭기 AC등가회로공통베이스 증폭기의 교류 등가모델 및 해석의 공통 베이스 증폭기의 교류등가 회로에서 트랜지스터 부분을 r-모델로 대치하면 아래 그림과 같은 교류등가모델을 얻을 수 있으며, 이렇게 얻어진 최종교류등가모델의 회로해석을 수행하는 것을 교류해석이라 한다. 이렇게 구해진 교류등가모델을 해석하여 증폭기에 관련된 여러 가지 특성량등을 계산할 수 있다. r-모델로 대치한 공통베이스 교류증폭기 AC등가회로a) 전압이득전압이득 Av 는 출력 전압( 컬렉터 전압 )와 입력 전압( 에미터 전압 )의 비로 정의되며다음과 같이 계산된다. 먼저 에미터 단자에 걸리는 전압이고이므로 전압이득Av 는 다음과 같다.b) 입력 임피던스 Rin(emitter)에미터단에서 회로의 우측을 바라다 본 임피던스 Rin(emitter) 는 에미터 전압 Ve와 에미터 전류 Ie 의 비로 정의되며 다음과 같이 계산된다.ii. 공통 컬렉터 증폭기 : 전류만 증폭하므로 신호증폭기의 출력단에서 전력증 폭에 이용한다. 또한 버퍼로도 이용한다.입력저항: 베타*컬렉터에 달아준 저항출력저항: {입력신호전원의 내부저항/베타}ll 에미터에 달아준 저항전류증폭도: 베타전압증폭도: 1교류 증폭기의 AC 등가회로( AC 등가회로의 형성)직류 전원은 접지시키고 캐패시터를 단락시키면 AC 등가 회로를 얻을 수 있다. 공통컬렉터 교류 증폭기의 AC 등가회로공통컬렉터 증폭기의 교류 등가모델 및 해석의 공통 컬렉터 증폭기의 AC 등가회로에서 트랜지스터 부분을 r-모델로 대치하면 아래 그림과 같은 교류등가모델을 얻을 수 있으며,이렇게 얻어진 최종 교류등가모델의 회로해석을 수행하는 것을 교류해석이라 한다. r-모델로 대치한 공통컬렉터 교류증폭기 AC등가회로a) 전압이득 Av전압이득 Av는 출력 전압( 에미터 전압 ) 입력 전압( 베이스 전압 )의 비로 정의되며 다음과 같이 계산된다. 먼저 베이스 단에 걸리는 전압은 저항r'e과 Re양단에 걸리는 전압의합이므로이다. 출력전압(Ve)는 에미터 교류 저항 Re 에 걸리는 전압이므로이 된다. 따라서 전압이득 Av는 다음과 같다.대개의 경우이 성립하므로 전압 이득은 거의 1이 되며 입력전압Vb 와 출력전압 Ve는 서로 동상(in phase)이다. 출력 에미터 전압이 입력 전압을 따라간다는 의미를 강조하기 위해 공통컬렉터 증폭기를 에미터 플로워(Emitter Follower)라고도 한다.b) 입력 임피던스 Rin(base)베이스 단에서 회로의 우측을 바라다 본 임피던스 Rin(base)는 베이스 전압Vb와 베이스 전류 Ib의 비로 정의되며 다음과 같이 계산된다.공통 컬렉터의 입력 임피던스는 근사적으로 βacRe 로 정해지고 또한 매우 큰 값을 가지므로 보통 부하효과(Loading Effect)를 제거하기 위해 주로 버퍼 증폭기로 사용된다.iii. 증폭기에서의 dc 영역의 동작 측정하기위한 방법Transistor에 따라 다르겠지만 Gate 전압(또는 base 전류)이 제대로 인가되는지 본다.Drain - source(BJT에서는 Collector - emitter) 사이의 전압이 적어도 gate - source(base - emitter) 사이의 전압보다 커야 제대로 증폭기로 동작할 수 있다.gate 전압은 source 전압에 비해 적어도 threshold voltage(일반적으로는 0.7V 정도 됩니다)보다는 커야 drain에 전류가 흐른다.그렇지 않은 영역에서는 전압이득(gain)이 떨어지거나 신호의 왜곡(distortion)이 발생할 여지가 많다.하지만 무엇보다 회로해석이 선행되어야 할 것이다.iv. 전압 증폭기에서의 각 저항의 역할R2 : OPAMP에서 중요한 저항 R2는 반전 피드백이다.출력과 -단자사이의 저항은 출력이 어떤 방향으로 도망가지 못하게 묶어두는 정도를 결정하는 저항이 된다. R2에 직병렬로 케페시터나 인덕터를 삽입하기도 하는데 반전 피드백에 주파수별 다른 응답을 가지는 동특성을 결정한다. 요 저항을 크게하면 대체로 이득이 커지고, 좀 OPAMP회로가 전체적으로 약간 헐거운 상태가 된다.

공학/기술| 2009.05.24| 16페이지| 1,500원| 조회(406)

CC, 공통이미터, 공통베이스, CE, CB, 공통콜렉터

미리보기

닫기
트랜지스터

I. 이론1. 트랜지스터기초 (TRANSISTOR)실리콘이나 게르마늄으로 만들어진 반도체를 세 겹으로 접합하여 만든 전자회로 구성요소. 전류나 전압흐름을 조절하여 증폭, 스위치 역할을 한다. 가볍고 소비전력이 적어 진공관을 대체하여 대부분의 전자회로에 사용되며 이를 고밀도로 집적한 집적회로(IC)가 있다. 접합형 트랜지스터(BJT)와 전계효과 트랜지스터(FET)로 구분한다.※참조====================================================================그림 트랜지스터C1815는 트랜지스터 이름 (PART NO) 2SC1815를 약자로 표시한 것이며, Y는 HFE(DC Power GAIN) 곧 DC증폭율 표시로서 회로 설계시 참고 자료로 활용한다.증폭율을 나타내는 데는 Y,O,G,GR,BL 등의 문자들이 사용되는데 증폭율 표시는 같은 이름의 부품에 대해서는 만드는 회사와 관계없이 동일하다. 그러나 2SC380Y와 같이 품목이 바뀌면 같은 Y급이라도 증폭율 범위가 다르다는 것을 참고하기 바란다.9B는 Date Code로써 만들어진 시기를 표시한 것으로 품질 및 자재관리에 활용한다.====================================================================트랜지스터는 1947년 미국 벨연구소의 윌리암 쇼클리(Wiliam Shockley), 존 바딘(John Bardeen), 월터 브래튼(Walter Brattain)에 의해 처음 발명되었다. 보통 트랜지스터는 접합형 트랜지스터(Bipolar Junction Transistor: BJT)를 의미하며 전계효과를 이용한 전계효과 트랜지스터(Field Effect Transistor: FET)가 있다.트랜지스터는 실리콘이나 게르마늄으로 만들어진 P형 반도체와 N형 반도체를 세 개의 층으로 접합하여 만들어진다. E(emitter)로 표시되는 에미터에서는 총 전류가 흐르게 되고 얇은 막으로 된 베이스(B; base)가 전류흐름을 제어하전자칩에 다수의 트랜지스터와 전자회로 구성요소를 집약시켜놓은 것이다.2. 접합 트렌지스터트랜지스터는 1개의 반도체 결정 속의 얇은 N형 반도체를 2개의 P형 반도체 사이에 끼우거나 또는 얇은 P형 반도체를 2개의 N형 반도체 사이에 끼워 2조의 접합을 형성한 소자이다. 그림(a)를 PNP형 트랜지스터라 하고, 그림 (b)를 NPN형 트랜지스터라 한다.이번 실험에서는 이런 트랜지스터를 이용해서 여러 회로를 만들어 보고 그런 과정을 통해 트랜지스터의 특성을 알아보도록 한다.그림 2 pnp형 , npn형 다이오드1). 트랜지스터의 기본 동작PNP형 트랜지스터와 NPN형 트랜지스터를 작동시키기 위해서는 먼저 PN 접합의 이미터와 베이스 사이에 순방향의 직류 전압을 가하여 베이스와 컬렉터 사이에는 역방향의 직류 전압을 가해야 한다. 이와 같이 트랜지스터에 직류 전압을 가하는 것을 바이어스전압(바이어스)을 가한다고 한다.바이어스 전압을 가하면 트랜지스터의 결정 속에서는 어떤 현상이 일어나고, 또 캐리어의 작용은 어떻게 되는지 트랜지스터의 성질에 대해 알아본다.(1) PNP형 트랜지스터의 경우먼저 PNP형 트랜지스터의 경우 아래의 그림을 보면 그림(a)에서 베이스와 컬렉터 사이에는 역방향 전압 Vcb가 가해져 있으므로 PN접합에서는 전위 장벽이 높아져 베이스와 컬렉터 사이에는 전류가 흐르지 않는다.그림 3 바이어스 전압을 가했을때의 PNP형 트랜지스터의 기본동작다음에 그림(b)에서는 이미터와 베이스 사이에는 순방향 전압 Vbe이 걸려 있으므로 전위 장벽은 낮게 되어 있다. 또 이미터의 P형 쪽에서는 불순물의 농도를 높게 했으므로 정공(홀)이 다수 발생하고 있다. 베이스의 N형 쪽은 매우 얇기 때문에 불순물의 농도는 더 낮게 되므로 전자는 극히 적다. 따라서 이미터 안의 정공은 전위 장벽을 뛰어 넘어 확산에 따라 베이스 쪽으로 들어가서 그 일부분의 베이스 전자와 결합하여 소멸한다. 이러한 소수의 전자는 전원의 부극이 보급을 계속하므로 이것이 약간의 베이스 전류IB로 된다.그이때 컬렉터의 전자와 베이스의 정공은 PN접합에 대해 역방향 전압을 가한 것이므로 전류는 거의 흐르지 않는다.다음에 베이스에 부하 저항 Rb를 통해 (+)전압에 접속하면 이미터의 전자는 베이스의 (+)전압에 의해 베이스와 이미터의 전위 장벽을 뛰어 넘어 베이스의 정공 쪽으로 이동하기 시작하므로 베이스 전류 IB가 흐른다. 그런데 트랜지스터의 접합에서 베이스는 극히 얇게 만들었기 때문에, 이때 이미터의 전자는 이미터의 전자와 함께 컬렉터의 (+)전압에 의해 이동을 시작하여 이미터와 컬렉터 사이가 도통 상태가 되어 컬렉터 전류 Ic가 흐른다.또 베이스는 매우 얇기 때문에 베이스 안에 존재하는 정공 수가 매우 적어 이미터의 전자는 베이스의 정공 쪽으로 이동하는 것보다는 컬렉터의 (+)전압 쪽으로 이동하는 것이 압도적으로 많다. 이 때문에 베이스 전류 IB보다는 컬렉터 전류 Ic가 크며 약 10내지는 200배 정도에 이른다. 컬렉터 전류 Ic와 베이스 전류 IB의 비를 전류 증폭률이라 하고, 다음 식으로 나타낸다.즉 약간의 베이스 전류로 큰 컬렉터 전류를 얻을 수 있다. 또한 베이스 전류를 바꿈으로써 컬렉터 전류의 크기를 증감할 수 있다. 이것을 트랜지스터의 증폭작용이라 한다.여기서 증폭 작용에 대해 더 구체적으로 설명한다. 예를 들면 베이스에 1밀리암페어가 흘렀을 때 컬렉터에는 50밀리암페어의 전류가 흘렀다고 한다. 이것은 베이스 전류를 50배로 늘려 컬렉터 전류가 되므로 베이스 전류를 50배로 증폭한 것이 된다. 이 베이스 전류를 몇 배로 하였는가에 따라 앞에 설명한 전류 증폭률이라 하고, hFE는 컬렉터 전류를 베이스 전류로 나눈 것이며, 아래의 (1)식으로 나타낸다......... (1)이 식을 사용하면 베이스 전류를 50배로 증폭하는 것을 간단히 이해할 수 있으리라고 생각한다.(1)식을 변형하면 (2)식과 같이 나타낼 수 있다.........(2)그림 8 npn형 그림기호이 식은 예를 들면 "hFE=50의 트랜지스터에 1mA의 베이스 전류 IB가 흘렀을 때 을 시키는 데도 규칙이 있다② 활성 영역 : 베이스 전류의 변화에 따라 컬렉터 전류가 변화하는 영역이다.③ 차단 영역: 베이스 전류가 없기(또는 극소량) 때문에 전류가 흐르지 않는 영역이다.[ 전계효과 트랜지스터의 종류와 물리적인 구조 ]전계 효과 트랜지스터(field effect transistor ), 즉 간단히 FET는 그 동작원리가 진공관과 비슷하게 전압 제어에 의하여 증폭 동작을 하는 반도체 소자로서, 그 종류와 구조는 다음과 같다.① 종류FET(Field Effect Transistor) ; JFET(junction FET)n채널형 ; p채널형 ; MOSFET(Metal Oxide Semiconductor FET)공핍형(depletion mode) ; n채널형 ; p채널형증가형(enhancement mode) ; n채널형 ; p채널형② 구조와 기호소스(source : S) : 캐리어(자유 전자 또는 정공)를 공급하는 전극을 말한다. 트랜 지스터의 이미터와 비슷한 역할을 한다.(a) JFET의 구조와 기호☞☞ 전압을 가하는 법과 흐르는 전류① 위 그림과 같이 JFET에는 입력 측(G-S)에는 역 방향, 출력 측(D-S)에는 순방향전압을 가한다② VDS=0으로 유지하고 VDS를 변화 시키면 처음에는 ID는 증가하나 일정한 값 이상 증가하면 VDS의 영향을 거의 받지 않는다.☞☞ 내부에서의 전자의 움직임① VGS가 커지면 공핍층이 증가하여 D-S사이의 ID전류는 감소한다.※ 차단전압 : VGS가 커지면 공핍층이 증가하여 D-S사이의 전류 ID는 첨차 감소하다 "0" 이 되는 최초의 VGS.② VGS가 감소하면 공핍층이 감소하여 D-S사이의 전류 ID는 증가한다.☞☞ 특징① FET의 동작은 다수 반송자의 흐름에 따라 변화한다.② 열적으로 안정된다.③ 입력저항이 높다.④ 잡음이 적다(b) 공핍형 MOSFET의 구조와 기호< 여기서의 기호들... >게이트(gate : G) : 캐리어의 흐름을 제어하기 위한 신호를 가하는 전극을 말한다. 트랜지스터의 베이스와 비터이다. PNP트랜지스터는 이미터 화살이 베이스로 들어가고 NPN형에서는 베이스로 부터 나간다는 사실에 의해 2가지 형이 구별된다. 전자 전류가 트랜지스터 안으로 흐르는 것은 화살표의 방향에 반대임을 주목하라. 트랜지스터는 전력을 소모하는 능력에 따라 정격이 정해진다. 낮은 음향증폭기에 사용되는 트랜지스터는 50W정도의 전력정격을 가질 수 있다. 출력 증폭기에 사용되는 트랜지스터는 더 높은 전압정격을 갖는다. 전력 트랜지스터의 케이스는 쉽게 냉각될 수 있도록 특별하게 설계된다. 예를 들면 어떤 출력 트랜지스터는 열을 전도 방출하기 위해 방사 핀을 사용한다. (그림 4참조) 다른 형은 그 트랜지스터가 사용되는 장비의 금속 섀시 위에 설치하는 금속 틀(case)을 갖는다. 이러한 트랜지스터에서 콜렉터는 트랜지스터 틀(case)에연결되어 있다. 섀시는 열을 전도 방출한다. 이런 형의 트랜지스터는 물리적으로 금속섀시에 고정시킬 떄 더 높은 전력정격을 갖게 되고 섀시에서 떨어져 설치시킬 떄 더 낮은 정격전력을 갖게 된다. 다음 리스트는 트랜지스터 매개 변수를 나타내는데 사용되는 기호를 모아 표시한 것이다.VBB 베이스에 공급 전압ICB 콜렉터와 베이스간 전류VKJ 소자들 간의 회로 전압 예를 들면 소자 K와 J사이에 회로 전압UCB 콜렉터와 베이스 사이의 전압5. 트랜지스터 회로를 다루고, 트랜지스터를 측정하기 위한 기본 수칙1) 트랜지스터를 파괴시키는데 대한 주의트랜지스터는 단단한 소자이지만 부적절하게 다루면 쉽게 파괴된다. 연질의 단자를 갖고 있는 저 전력 트랜지스터는 그 단자가 약하고 잘 끊어지므로 다루는데 있어 상당한 주의를 필요로 한다. 똑같은 주의가 트랜지스터부품을 다루는 데도 적용된다. 이들 부품은 소형화가 되어 있고 단자선을 조심스럽게 다루지 않는다면 쉽게 끓어진다. 최대 수명을 위해 트랜지스터와 관계부품은 이런식으로 사용되고 실험장치는 브레드보드(bread board)위에서 설치되어야 한다. 상당시간 동안 과부하를 적절하게 견디는 진공관에 비해 트랜지스다.

공학/기술| 2009.05.24| 16페이지| 1,500원| 조회(931)

트랜지스터, TR, npn, PNP

미리보기

닫기
다이오드 리미터와 클램퍼

1. 이론1) 이상적인 다이오드 리미터그림 이상적인 다이오드?이상적인 다이오드를 가정?Vout = Vin (Vin < VR 인 경우)=VR (Vin > VR 인 경우)?실제로 회로를 구성한 후 오실로스코프로 파형을 관찰하면 차이점 발견- 클리퍼레벨이 기준레벨 VR과는 다르다(약간 높다)- 클리퍼 된 부분이 완전한 직선이 아니다- 클리핑시작점의 굴곡이 완만하다? 실제적인 다이오드- 다이오드 내 PN 접합의 전압강하 : 약 0.7V- 다이오드의 내부에 저항이 존재?입력전압의 양의 반주기 동안 : 다이오드 = 순방향다이오드와 RL은 병렬연결 : Vout = 다이오드에 걸리는 전압 ? 0.7V?입력전압의 음의 반주기 동안 : 다이오드 = 역방향출력전압 Vout = R1과 RL로 구성된 전압 분배기RLVout = ( )Vin ? Vin (RL ≫ R1)R1 + R22) 직렬 다이오드 리미터일부 반도체 다이오드의 단방향 전류특성은 직렬 다이오드를 리미터로 구성하는데 이용된다. 그림 2(a) 회로를 보면, 교류 발생기가 저항 R에 직렬로 연결된 다이오드에 정현파 전압 Vin을 인가한다. 그림 2(b)의 입력전압 Vin과 출력전압 Vout은 동일한 위상을 보여준다. 정(+)의 변화 동안 다이오드의 음극은 양극에 비해 정(+)이다. 즉 다이오드는 역방향 바이어스 상태이다. 그러므로 회로에 전류는 흐르지 않고 저항 양단의 출력전압 Vout은 0V가 된다. 부(-)의 변화 동안에는 다이오드가 순방향 바이어스가 되어 단락 스위치처럼 동작하고 R에 전류가 흐르게 된다. 저항R 양단의 전압은 부의 변화이고 다이오드에는 약간의 순방향 전압 강하가 있다.이러한 간단한 회로가 정(+) 직렬 리미터이며“정”이라는 것은 정의 변화가 출력에서 제한되거나 제거됬기 때문이다. 부하저항 R로부터 얻어진 출력이 다이오드와 직렬로 되었기 때문에 “직렬 리미터”라고 한다.그림 교류신호의 정(+)의 변화를 제한하기 위한 반도체 다이오드그림 교류신호의 부(-)의 변화를 제한하기 위한 직렬 연결 다이오드그림 3(a)는 직렬로 연결된 다이오드가 회로에서 다이오드의 극성이 역으로 작용함으로서 부의 리미터로 사용된 것을 보인 것이다. 그림 3(b)의 파형은 절의변화동안 다이오드가 순방향 바이어스되어 저항R에 전류가 흐름을 보여준다. R양단에 나타난 전압은 정이고, 입력의 주기에 따른다. 역시 다이오드 양단에 전압강하가 있다. 부의 변화 동안 다이오드는 역 바이어스되어 전류가 흐르지 않는다. 그러므로 R양단에서 발생되는 출력전압은 없다. 이와 같으 그림 3에서 직렬 연결된 다이오드는 부(-) 리미터로 동작한다.3) 병렬 다이오드 리미터그림 4(a)의 회로는 병렬 연결된 다이오드 리미터의 예이다. 이것은 출력이 다이오드와 병렬이기 때문에 병렬 리미터라고 부른다. 정의 변화 동안 다이오드 D1은 역방향 바이어스이고 높은 역방향 저항 RR을 나타낸다. R과 RR은 전압 분활기를 이룬다. 만약에 R이 RR보다 매우작으면 실질적으로 전체의 정의 변화가 다이오드 양단의 출력전압 Vout으로 나타난다.(그림 3(b)참조)그림 부(-)의 변화를 제한하기 위한 병렬 연결 다이오드그림 정(+)의 변화를 제한하기 위한 병렬 연결 다이오드부의 변화 동안 D1은 순방향으로 바이어스되고, 다이오드는 단락 스위치처럼 동작한다. 즉 다이오드 도통은 이상적인 단락 회로처럼 동작한다. 그러므로 그림 4(b)와 같이 다이오드 양단에 나타나는 전압은 없다. 부의 변화가 출력에서 제거된 그림 3(a)는 부(-) 리미터의 예이다. 다이오드의 극성을 역으로 하면 그림 5에서의 병렬 다이오드 리미터는 정의 변화를 제거하는데 사용된다.3) 바이어스된 2중 다이오드 리미터그림 6(a)는 정과 부의 변화 양쪽을 모두 부분적으로 제한 하도록 회로들을 병렬연결한 바이어스된 이중 다이오드 리미터이다. 다이오드 D1은 전압 Vin이 VKK1보다 더 높은 부의 값에 도달할 때 도통되어 부의 반주기를 VKKI으로 제한한다.다이오드 D2는 Vin이 VAA2보다 더 높은 정의 값에 도달할 때 도통되어 정의변화에 대한 출력은 VAA2로 제한한다. 그림 6(a)는 정현파를 구형파에 가깝게 변환시키는 회로이며 그림 6(b)에서 파형을 볼 수 있다. 즉 정현파의 끝이 구형으로 잘려 있다.그림 바이어스된 2중 다이오드 리미터4) 클램퍼 회로글램퍼 회로는 입력파형의 형태는 변화 시키지 않고 입력 파형을 어떤 다른 레벨에 고정(clamp)시키는 회로이다. 클램퍼 회로는 기본적으로 다이오드, 커패시터 및 저항으로 구성되어있다.입력신호에 의해서 정해지는 한 주기 동안에 커패시터 양단의 전압이 최대값을 유지할 수 있도록 시정수 r=RC가 충분히 커야한다. 즉, R과 C값은 출력 파형에 영향을 주므로 입력 신호의 주기보다 훨씬 더 크게 택해야 한다.클램퍼 회로에서 주의할 점은 클램퍼 회로의 동작은 항상 다이오드의 순방향 바이어스 인가시부터 고려해야 한다는 것이다.4-1) 양의 클램퍼?캐패시터 충전구간그림 양의 클램퍼에서의 캐패시터 충전동작입력전압의 처음 음의 1/4주기 동안에는 다이오드가 순방향으로 바이어스 되기 때문에 입력전압의 피크값을 향해 캐패시터가 충전되기 시작한다. 이때 다이오드와 캐패시터로 구성되는 회로 내의 저항은 매우 적은 값이므로 순간적으로 캐패시터가 입력전압의 피크값까지 충전된다.?캐패시터 방전구간입력전압이 음의 피크값‘-VP'을 지나가게 되면 캐패시터의 양단 전압 +VP가 다이오드의음극에 바이어스 되어 있기 때문에 다이오드는 항상 역 방향 바이어스 상태에 있게 된다. 따라서 캐패시터는 부하저항 RL과 결합되어 방전하게 되는데 RL을 충분히 크게 하여 방전 시정수를 증가시켜 천천히 방전이 이루어 지도록 한다. 이 때 캐패시터는 매우 느린 속도로 방전되도록 하였기 때문에 일종의 적류전원으로 간주할 수 있게 된다.그림 양의 클램퍼에서의 캐패시터 방전 동작부하저항 RL에 나타나는 전압 = 입력전압(Vin) + 캐패시터 양단 전압(+VP)그림 양의 클램퍼 회로의 출력 전압4-2) 음의 클램퍼?캐패시터 충전구간입력전압의 처음 양의 1/4주기 동안에는 다이오드가 순방향으로 바이어스 되기 때문에 입력 잔압의 피크 값을 향해 캐패시터가 충전되기 시작한다. 이때 다이오드와 캐패시터로 구성되는 회로내의 저항은 매우 작은 값이므로 순간적으로 캐패시터가 입력 전압의 피크값까지 충전된다.?캐패시터 방전구간입력전압이 양의 피크값(+VP)을 지나가게 되면 캐패시터의 양단 전압 -VP가 다이오드의 양극에 바이어스 되어 있기 때문에 다이오드는 항상 역방향 바이어스 상태에 있게 된다. 따라서 캐패시터는그림 음의 클램퍼에서의 충전 동작부하저항 RL과 결합되어 방전하게 되는데 RL을 충분히 크게 하여 방전 시정수를 증가시켜 천천히 방전이 이루어지도록 한다. 이 때 캐패시터는 매우 느린 속도로 방전되도록 하였기 때문에 일종의 직류전원으로 간주할 수 있게 된다.그림 음의 클램퍼에서의 캐패시터 그림 음의 클램퍼 회로의 출력전압방전동작부하저항 RL에 나타나는 전압 = 입력전압(Vin) + 캐패시터 양단전압 (-VP)5) 여러 가지 클램퍼회로II. 실험1) 실험 장비 및 재료?전원 공급 장치 : 가변 직류 정전압전원, 18Vp-p의 정현파 전원(AC공급전원유도-2차고립)?기기 : 오실로스코우프, EVM?저항 : 1/2W 120kΩ?반도체 : 1N5625 2개?기타 : SPST 스위치 2개, 2W 2.5kΩ 포텐쇼미터 1개 ; 탐구 실험 과정 16에서 필요한 부품2) 실험과정직렬 리미터① 여러분이 수직축 조정이 된 실험실용 표준 오실로스코우프를 사용한다면 오실로스코우프의 수직 이득 조절기를 5V/Div에 놓아라.② 그림 2(a)의 회로를 연결하라. D1은 1N5625 다이오드이고, R=120kΩ이다. 입력 전압Vin 은 전력선과 절연된 18Vp-p, 60Hz이다. Vin 양단을 오실로스코우프의 수직입력에 여결하고 그림 2에서와 같이 오실로스코우프의 외부 트리거링이나 외부 동기로 Vin 을 사용하거나 공급전원(line) 트리거링/동기(sync)를 사용하라.③ Time/Div(sweep)과 트리거링(sync)을 둘 또는 세 사이클 파형이 되도록 조정하라. 이 파형이 그림 5-11과 같이 X축과 Y축의 중심에 오도록 하라. MN으로 표시된 사이클(그림1과 표1)은 위상 측정을 하기 위하여 기준 입력파형 Vin 으로 지정하여 놓은것이다.그림 회로 동작을 관찰하기 위한 오실로스코우프 연결※주의 : 2현상 오실로스코우프를 이용할 수 있다면 위상 측정은 직접 할 수 있다. 실험 과정 2에서 같이 외부 트리거링으로 Vin 을 사용하라. 수직 채널 1의 입력에 기준 신호 전압 Vin 을, 수직 채널 2에 출력 신호전압 Vout를 인가하라. 위에서와 같이 두 세 개의 파형이 되도록 Time/Div 단자를 조정하라.

공학/기술| 2009.05.24| 12페이지| 1,500원| 조회(1,054)

다이오드, 리미터, 클램퍼, 클림퍼

미리보기

닫기
브릿지 정류기

1. 이론1) 동작이론그림 1은 변압기 사용 브릿지 정류기의 회로도이다. 변압기 T의 고압 2차 권선은 D1에서 D4까지 4개의 실리콘 정류기를 포함하고 있다. 회로의 동작은 다음과 같다. 입력 정현파의 양(+)교번전압부분(positive alternation) 동안 C점은 D점(변압기 권선의 서로 반대편 양쪽 끝 전압은 180? 위상차를 갖는다.)에 대하여 양이 된다. 이로서 D1의 양극(anode)은 음극(cathode)에 대하여 양이 되고 따라서 D1은 순방향 바이어스(forward bias)된다. 유사하게 D점에 연결된 D3의 음극(cathode)는 양극(anode)에 대하여 음이 된다. 그래서 D3는 순방향 바이어스 된다. D2와 D4는 교번부분 1동안 역방향 바이어스(reverse bias)되는 것 또한 분명하다. 그리하여 D1과 D3는 교번부분 1동안 도통상태가 되고 반면에 D2와 D4는 차단상태가 된다.그림 (a) 브릿지 정류기 ;(b) 파형그림 2(a)는 양(+) 교번전압부분 동안 정류기 D1과 D3가 전류가 흐를수 있는 완전한 통로가 되고 여기에 직렬로 부하저항 RL이 연결되어 있음을 보여준다. 전류는 C점에서 D1을 통하여 RL을 통하고, D3을 통하여 D점으로 흐른다.그림 2(b)는 교번전압 1부분 동안 RL양단에 나타나는 양(+)전압파형을 보여준다. 음(-) 교번 전압 부분(교번전압 부분 2)동안 D1과 D3는 역방향 바이어스되어서 차단상태가 된다. 만일 D2와 D4가 회로에 없다면 D1과 D3는 반파정류기로 동작한다.그림 2(c)는 음(-) 교번전압부분 동안(교번 전압 부분 2) C점이 D점에 대하여 음일 때 D2의 양극은 음극에 대하여 양이 되고 D4의 음극은 양극에 대하여 음이 된다. 그러므로 D2와 D4는 순방향 바이어스되고, D1과 D3는 역방향 바이어스된다. 이제 D2와 D4는 도통하여 RL을 통하여 전류가 흐르게 된다. RL양단의 극성은 그림 2(d)와 같다.입력의 양(+) 교번전압부분 동안 D1과 직렬 연결된 D3가 도통하e)라고 하며, 그림 1-1 (b)는 전기적으로 동일한 회로를 다른 방식으로 나타낸 것이다.브릿지는 출력단자인 A와 B 사이의 전압이 0일 때, 즉이면,이다. 왜냐하면,과의 위쪽이 동일한 점에 연결되어 있기 때문이다. 또한이다.과의 아래쪽이 동일한 점에 연결되어 있기 때문이다. 전압의 비는오옴의 법칙을 대입하면전류를 약분하면가 된다. 이를에 대해 정리하면이 공식은 미지의 저항값을 계산하는 데 사용된다. 우선라고 불리는 가변 저항으로로 사용한다. 또의 비를 임의의 값으로 설정한다. 여기서를 조정하여 브릿지가 평형을 이루면 이때와비의 곱이과 같으며, 이 미지저항()은출력 단자의 전압이 0()일 때 브릿지는 평형을 이룬다. 검류계(영점이 눈금 판의 중앙에 있어서 양쪽 방향의 미소 전류를 측정할 수 있는 계측기)를 출력단자에 연결하고 검류계가 전류가 영(, 평형상태 의미)을 지시할 때까지의 조정값에의 비를 곱하면값을 얻을 수 있다. 그림 1-1은 위의 설명을 나타낸 그림이다. 예를 들어이고이면이다.RvR4R2Runk+-VS0A그림 3 평형을 이룬 휘스톤 브릿지예를 들어서 그림 3의 브릿지의 평형 상태에서=100Ω,=2500Ω,=560Ω의 값이 주어질 때는 얼마인가를 계산해보면은이 된다.▲브릿지 회로의 응용브릿지 회로는 미지저항의 측정에 이용되기보다는 다른 측정에 더 많이 이용된다. 휘스톤 브릿지의 한 응용 예는 온도의 정밀 측정으로, 서미스터와 같은 온도 감지 소자를 그림 4와 같이 휘스톤 브릿지에 연결한다. 브릿지의 출력전압을 유용한 크기의 전압으로 크게 하기 위해 증폭기를 A와 B의 출력단자에 연결한다. 그리고 특정의 기준 온도에서 평형을 이루도록 조정한다. 온도가 변하면 이에 비례히여 감지소자의 저항도 변하게 되며 브릿지의 평형도 깨어진다. 그 결과,가 변화하게 되고 이것이 증폭되어 아날로그 게이지 또는 디지털 표시부의 온도 지시를 위한 형식으로 변환된다.VSOutput voltage is converted to a digital readout of temper 가진정특성 서미스터(PTC:positive temperature coefficient thermistor)도 있다.이것은 티탄산바륨계의 반도체에 주석 ?세륨 등을 0.1% 정도 혼합하여 만든 것이다. 그리고 어떤온도에서 저항값이 급변하는 것을 CTR(critical temperature resistor)라 한다.▲ 브릿지 회로를 테브닌화하기테브닌 정리의 유용성은 휘스톤 브릿지회로에 적용시킬 때 가장 좋은 예가 된다. 예를 들면 그림 5과 같이 부하저항이 휘스톤 브릿지의 출력단자에 연결되어 있을 때, 이 회로는 솔직히 직?병렬 회로가 아니므로 회로를 해석하기가 아주 어렵다. 이 해석이 어렵다고 생각되면, 어느 저항이 병렬이고 어느 것이 직렬인지를 확인하려고 애써야 한다.+VSR1R2R3RLR4그림 5 부하 저항이 있는 휘스톤 브릿지는 직?병렬 회로가 아니다.테브닌 정리를 이용하면 그림 5에서 단계적으로 보인 바와 같이 브릿지 회로를 부하 저항에서 본 등가회로로 단순화시킬 수 있다. 이 그림의 각 단계를 주의해서 연구하라. 일단 브릿지에 대한 등가회로가 구해지면 임의 갑의 부하저항에 대해 등가회로가 구해지면 임의 값의 부하저항에 대해 전압과 전류를 구할 수 있다.▲ 테브닌 정리의 참고적 요약테브닌 등가회로는 원래 회로에는 관계없이 항상 등가전압원과 등가저항을 직렬로 한다는 것을 기억하면 된다. 테브난 정리의 의미는 외부 부하에 관한 한 등가 회로가 원래 회로를 대신할 수 있다는 것이다. 테브닌 등가 회로의 양단에 연결된 어느 부하 저항에도 그 부하저항이 원래 회로의 양단에 연결된 것 같이 동일한 전류가 흐르고 동일한 전압이 걸린다.위의 관련 이론을 뒷받침하여 예로서 문제를 하나를 풀어보면서 이해를 돕도록 하겠다.RLR3R4R2R1+-VS1㏀330Ω680Ω560Ω680Ω위의 브리지 회로에서 부하저항에 대한 전압과 전류를 구한다면,우선를 제거한다.그리고 난 다음에 그림에 보인 바와 같이 점 A와 B 사이에서 본 브리지를 테브난화 한다. 그러기에는를 결정한다. 여기서량, P, Q는 기지저항이다. P,Q,를 가감해서 T가 무전류(無電流)로 되면, 이 때인 관계가 있다. ［그림 3］에 있어서는 L 瀑는 측정되는 코일의 자기 인덕턴스, R 瀑는 그 코일의 저항, P, Q, 및 인덕턴스 L 飽는 기지이며, 이들 값을 가감해서 T를 무전류로 했다고 하면, 이 때인 관계가 있다. 교류브리지의 종류는 자체인덕턴스 측정용인 맥스웰브리지, 전기용량 ?유전손실각 측정용인 셰링브리지, 상호인덕턴스 측정에 쓰이는 캐리포스터브리지, 철손(鐵損)의 측정에 쓰이는 변형헤이브리지 등이 있다. 또, 브리지 4변에 다이오드를 배치한 수백 W 이하의 소용량 전파정류(全波整流)에 쓰이는 단상 브리지 정류회로도 있다. 교류브리지는 임피던스 측정 외에도 주파수 측정 등에 많이 이용되고 있다.여기까지는 보통 브리지의 종류들과 대략적인 특성을 설명한 부분이고 여기서 좀더 파고들어 자세히 살펴보면 다음들과 같다.▲교류브리지 交流(AC bridge) : 사인파 교류에 의해서 작동하는 브리지.보통 저항, 커패시턴스, 자체 및 상호 인덕턴스를 포함한 브리지 회로가 주체이다. 이 평형조건은, 어떤 주파수의 교류에 대해서는 일반적으로 2개 필요하며, 주파수의 측정, 브리지에 포함되는 미지의 회로상수(인덕턴스나 커패시턴스) 등의 결정에 이용된다. 여기서 브리지의 평형상태는 각 변의 임피던스 Z1~Z4 사이에 Z1Z3=Z2Z4가 성립되는 것이며, Z1 등은 주파수를 포함한 복소량(複素量)이고, 실수부와 허수부 양자의 등식이 평형조건이 된다. 주파수 측정에는 캠블 브리지, 임피던스 측정에는 만능 브리지 등이 흔히 쓰인다.▲단상정류회로 單相整流回路 (single-phase rectifier circuit)단상 교류전원에서 직류(맥동전류 포함)를 얻는 회로.다상정류회로에 비해 회로구성은 간단하지만, 출력전압의 맥동분(脈動分)이 커지고, 평활화(平滑化)가 곤란하기 때문에 대전력용에는 교류식 전기철도를 제외하고 거의 사용되지 않는다. 회로구성을 할 때 브리지를 사용하는 경우가 많고, 간된다. 정류소자를 사이리스터와 같은 제어가 가능한 소자로 하고, 전류가 흘러 나오는 시점(時點)을 바꾸어 주면 출력의 크기를 제어할 수 있다. 대전력의 정류회로에는 이 외에 많은 종류가 있는데, 각기 목적에 맞게 사용된다.▲ 금속변조법 金屬變調法 (metal modulation): 반송전신방식(搬送電信方式)인 진폭변조(AM)의 한 방법.정지형(靜止形) 변조법이라고도 한다. 이 방법은 파형에 바이어스 변형의 발생이 적고 진동현상이 없다. 또 보관하기가 쉽고, 장기간 사용에 견디며, 통신속도에 관계가 없는 등의 특징이 있어, 현재 대부분이 이 방식에 따르고 있는 상태이다. 방법으로서는 전파정류기(全波整流器)를 사용하는 방법, 브리지 회로를 사용하는 방법, 사다리형 회로(직렬 π형)를 사용하는 방법으로 대별되는데, 동작이 안정된 사다리형 회로법을 사용하는 경우가 많다.▲캘빈 더블 브리지InmRyGP휘스톤 브리지는 배수가까지로 되어 있어[Ω]의 저항도 측정할 수 있을 것 같지만, 실제는 0.1[Ω]～0.5[Ω]의 저항 측정에는 과전류 때문에 측정에 어려움이 있으므로 0.1[Ω]이하의 저항 측정에는 부적합하다.그림에 원리를 표시한 캘빈 더블 브리지는 휘스톤 브리지를 2중으로 구성한 것으로서 고감도의 전자 검류계를 접속하고 표준저항을 사용하여 0.1[Ω]～100[Ω]까지의 낮은 저항을 측정할 수 있다. 또는와의 접속 저항이며, 검류계는 m, n 두 점에 접속할 수 있는데 m점에 접속하면가 커지고 n점에 접속하면가 작아진다. 따라서 a/b=의 조건을 만족시키는 점 PDP 검류계를 접속하면의 값은 무시할 수 있게 된다.그러므로 미지저항는 다음과 같이 구해진다.톰슨 휘스톤 브리지 회로는 휘스톤 브리지와 캘빈 더블 브리지의 겸용인데, 외부 검류계를 사용해야 하는 것이 불편한 점이다. 회로에서 Wh는 휘스톤 브리지, Th는 톰슨 휘스톤 브리지 회로이며, 측정 다이얼을 0.1[Ω], 1[Ω], 10[Ω]등의 저항을 9개씩 직렬 접속 저항 스위치에 의해 조정하며, 다이얼 값에 의한 .

공학/기술| 2009.05.24| 17페이지| 1,500원| 조회(1,250)

정류회로, 브릿지, 브릿지 정류기, 테브닌 정리, 교류브리지, 단상정류회로, 빈브리..

미리보기

닫기