*정* 스토어

*정*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

19개
전체 판매량

165개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 19개

소신호 공통 컬렉터 교류증폭기 실험 예비 레포트

소신호 공통 컬렉터 교류증폭기 실험 예비1. 실험목적1) 소신호 공통 컬렉터 증폭기의 직류 등가회로 및 교류 등가회로에 대한 개념을 이해하고 입력 전압과 출력 전압사이의 관계를 관찰한다.2) 부하의 변화가 공통 컬렉터 증폭기에 미치는 영향을 실험을 통해 확인한다.2. 실험장비-트랜지스터-저항-전원공급기-오실로스코프-멀티미터-신호 발생기3. 이론적 배경-기초 지식의 이해바이어스의 목적 : 전류 및 전압의 변동을 교류 입력 신호의 응답내에서 발생할 수 있도록 Q점을 설정소신호 증폭기 : Q점의 변동이 작은 교류 신호를 취급하는 증폭기직류량의 표현 : IC, IE, VC, VE교류량 - 실효값, 첨두 값의 표현 : Ic, Ie, Vc, Ve- 순시값의 표현 : ic, ie, vc, ve저항 : 교류 ? Rc, 직류 ? RC, 내부저항 ? r’공통 컬렉터 증폭기는 에미터 전압이 베이스 전압과 거의 같은 파형이 나오므로 출력이 입력을 따라간다는 현상을 나타내는 명칭으로 흔히 에미터 플로어라고도 부르며, 입력전압은 결합 캐패시터를 통해 베이스에 공급되고 출력전압은 에미터 단에서 얻는다. 공통 컬렉터 증폭기는 전압이득이 거의 1이고 높은 전류이득과 입력저항을 얻을 수 있다는 장점이 있어 주로 임피던스 정합에 사용되기도 하며, 또한 출력단 부하의 크기가 작은 경우 전체 증폭기으 lwjsdkqdlemr이 감소되는 것을 방지하기 위해 부하와 출력단 사이에 위치하여 증폭기의 이득을 감소시키지 않도록 하는 버퍼증폭기로도 흔히 사용된다. 공통 컬렉터의 동작원리를 이해하기 위해 직류 및 교류등가회로에 대한 개념이 필요하게 된다.

공학/기술| 2011.12.19| 4페이지| 1,000원| 조회(872)

전자회로, 전자회로실험, 소신호, 컬렉터, 예비레포트, 공통컬렉터, 소신호 공통 컬..

미리보기

닫기
소신호 공통 베이스 교류증폭기 실험 평가A좋아요

소신호 공통 베이스 교류증폭기 실험1. 실험목적1) 소신호 공통 베이스 증폭기의 직류 등가회로 및 교류 등가회로에 대한 개념을 이해한다.2) 바이패스 캐패시터, 에미터 저항 및 부하저항이 증폭기의 전압이득에 미치는 영향을 실험을 통해 확인한다.3) 입력 전압과 출력 전압 사이의 관계를 실험을 통해 고찰한다.2. 실험장비-트랜지스터-저항-전원공급기-오실로스코프-멀티미터-신호 발생기3. 이론적 배경-기초 지식의 이해바이어스의 목적 : 전류 및 전압의 변동을 교류 입력 신호의 응답내에서 발생할 수 있도록 Q점을 설정소신호 증폭기 : Q점의 변동이 작은 교류 신호를 취급하는 증폭기직류량의 표현 : IC, IE, VC, VE교류량 - 실효값, 첨두 값의 표현 : Ic, Ie, Vc, Ve- 순시값의 표현 : ic, ie, vc, ve저항 : 교류 ? Rc, 직류 ? RC, 내부저항 ? r’공통 베이스 증폭기는 교류 증폭기 구성방법 중에서 가장 낮은 입력 임피던스와(40~300) 가장 높은 출력 임피던스(300k~3M)를 가진다. 또한 전류 이득은 1보다 약간 작으나 전압이득이 상당히 크기 때문에 전력이득은 중간정도의 값을 가진다. 공통베이스 증폭기는 저주파 회로에서는 거의 사용되지 않으나 신호원이 맹 낮은 저항 출력을 가지는 고주파 응용에 적합하다. 공통베이스 증폭기의 동직원리를 이해하기 위해 직류 및 교류등가회로에 대한 개념이 필요하게 된다.1) 직류(DC) 등가회로의 형성공통 베이스 증폭기에서 캐패시터들을 개방시키면 직류등가회로가 얻어지며 이로부터 필요한 직류량을 결정할 수 있다.2) 교류(AC) 등가회로의 형성공통베이스 교류등가회로에서 직류전원은 접지시키고 캐패시터를 단락시키면 회로를 얻을수 있다.3) 교류 등가회로의 해석다음의 공통 베이스 증폭기의 교류등가회로에서 트랜지스터 부분을 r'e 모델로 대치하면 다음과 같은 교류등가회로가 얻어진다. 이회로를 통해 증폭기에 관련된 여러 가지 특성량 등을 계산할 수 있다.

공학/기술| 2011.12.19| 4페이지| 1,000원| 조회(895)

전자회로, 전자회로실험, 소신호, 베이스, 예비레포트, 소신호 공통 베이스, 교류증..

미리보기

닫기
연산증폭기를 이용한 가산기 및 미적분기 예비 레포트

연산증폭기를 이용한 가산기 및 미적분기 예비 레포트1. 실험목적1) 연산 증폭기의 기본적인 응용회로인 가산기, 미분기, 적분기 등의 동작원리 및 개념을 이해하고 실제 실험을 통해 이를 명확하게 한다.2. 실험장비-오실로스코프-직류전원공급기-파형발생기-연산증폭기 741-저항 1㏀, 2㏀, 4.7㏀, 10㏀, 200㏀, 100㏀-캐패시터 0.0047㎌, 0.0022㎌-가변저항 10㏀ 불륨저항-브레드 보드3. 이론적 배경가산기그림 3은 덧셈회로이다. 여러 개의 다른 저항을 통해 입력이 들어오고 있다. 연산증폭기의 입력 임피던스가 매우 크므로 각 저항을 통해 흘러 들어온 전류의 합은 RF를 흐르는 전류의 양과 같다. 즉,(식 3)(a) 덧셈기의 기호표시 (b) 회로모델그림 3. 기본적인 덧셈회로이다. 이때 υi = -υo/A 이고 이득 A가 대단히 크므로, υi 는 υo, υ1 … 등에 비해서 무시할 수 있을 만큼 작다. 따라서 (식 3)은(식4)와 같이 쓸 수 있고, 이로부터(식5)의 관계가 성립함을 알 수 있다. 즉 출력은 입력들에 가중치를 주어 합한 것과 같게 되는 것이다.미분기와 적분기 : 연산 증폭기의 대표적인 응용회로로서 아날로그 신호 처리에 널리 사용미분기 : 입력 신호를 시간 영역에서 미분하여 출력하며, 주파수 영역에서는 일종의 고역 통과 필터적분기: 입력 신호를 시간 영역에서 적분하여 출력하며, 주파수 영역에서는 일종의 저역 통과 필터미분기연산 증폭기를 사용한 이상적인 반전 미분기 ,반전 입력 단자에 키르히호프 전류 법칙을 적용정리하면 식에서 출력 전압이 입력 전압의 미분에 비례함을 알 수 있다1 R2C1: 미분시간상수. 미분기이득으로 1V/s의 입력 신호 변화에 대해 출력 전압이 몇 V인가를 나타낸다2 연산 증폭기의 입력 바이어스 전류를 보상하기 위해 연산 증폭기의 비반전 단자와 접지 사이에 저항 R3=R2을 연결하여 사용3 연산 증폭기의 유한 이득과 대역폭을 고려한 미분기의 전달 함수는 연산 증폭기의 출력 표현식과 개방 차동 이득의 단일 극점 근사를 이용하여 해석반전 입력 단자에 대해 주파수 영역에서 키르히호프 전류 법칙을 적용연산 증폭기 이득의 단일 극점 근사와 A0 >>1 을 사용1 주파수가 낮은 신호에 대해서만 미분기로 동작2 주파수가 근처에서는 일종의 대역 통과 필터로 동작3 미분기는 고주파 성분을 잘 통과시키는 특성으로 인해 고주파 잡음의 영향을 받기 쉽다4 발진하기 쉬운 경향이 있으므로, 그것의 루프 이득(loop gain)의 주파수 특성을 고려하여 고주파 잡음에 대한 민감성과 회로의 불안정성을 보완해야 한다미분기의 루프 이득은주파수가 높을 경우 이것은여기서 루프이득의 크기가 1이 되면 발진 조건을 만족1. 간단한 트랜지스터 모델을 사용하여 연산 미분기를 시뮬레이션한 결과 이득 여유(gain margin)은 15dB이고, 위상 여유(phase margin)은 5° 정도로 발진하기 쉽다2. 연산 미분기의 고주파 잡음에 대한 민감성과 회로의 불안정성은 높은 주파수 대역에 영점을 위치시켜 위상 여유를 크게 하므로 보완될 수 있다3. 미분 커패시터 C1과 직렬로 저항 R1을 연결하여 쉽게 구현루프 이득은간단한 트랜지스터 모델을 사용하여 시뮬레이션한 연산 미분기의 보드 선도적분기저항은 적분 커패시터의 전압을 방전시키므로 실효 누설 저항1. 적분오차는 연산 증폭기의 개방 직류 이득에 반비례2. 연산 증폭기의 입력 바이어스 전류에 의한 적분 결과의 오차는 연산 증폭기의 비반전 단자가 접지 사이에 저항을 연결하여 두 입력 단자와 접지 사이의 저항을 균등하게 하므로써 감소3. 입력 트랜지스터를 바이폴라 트랜지스터를 사용한 연산 증폭기는 비록 입력 바이어스 전류를 보상4. 온도, 시간, 그리고 전원 공급기의 전압 크기에 따른 변동이 크므로, 전계 효과 트랜지스터를 입력 트랜지스터로 사용한 연산 증폭기가 적분기용 연산 증폭기로는 보다 바람직

공학/기술| 2011.12.19| 6페이지| 1,000원| 조회(519)

가산기, 전자회로, 연산증폭기, 전자회로실험, 예비레포트, 미적분기, 연산증폭기를 ..

미리보기

닫기
연산증폭기 기초실험 예비 레포트

연산증폭기 기초실험 예비 레포트1. 실험목적1) 부궤환을 연산증폭기 기초 회로인 비반전 증폭기, 반전 증폭기 그리고 전압 플로어의 동작원리 및 개념을 이해하고 실제 실험을 통해 명확하게 한다.2. 실험장비-오실로스코프-직류전원공급기-파형발생기-연산증폭기 741-저항 1㏀, 10㏀, 47㏀, 100㏀-브레드 보드, 가변저항3. 이론적 배경이상적인 연산증폭기연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기만을 취급한다.이상적인 연산증폭기의 요건전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것 이다. 물론 이상적인 것은 실제적인 것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적 가정하에서는 모든 것이 단순해지기 때문이다. 그리고 이상적 동작특성은 실제적인 전자소자가 무엇을 궁극적인 목표로 하는 가를 알려 주기 때문이다.다음 조건을 만족하는 연산증폭기를 이상적인 연산증폭기라고 부른다.(1) 무한대의 전압이득 : Av = ∞(2) 무한대의 입력저항 : Rin = ∞(3) 영 옴인 출력저항 : Rout = ∞(4) 무한대의 대역폭 : B = ∞(5) 영인 오프셑 전압과 전류(6) 온도에 따른 소자 파라미터 변동이 없어야 한다.〈 그림1 〉그림 1에 입력전압 vi , 출력전압 vo , 전압이득 A , 입력저항 Rin , 출력저항Rout , 그리고 두 개의 전원인 +Vcc 와 -Vcc 를 보였다.상기 항목 (4) 번에서 무한대의 대역폭이 뜻하는 바는, 입력단에 인가된 신호에 포함된 모든 주파수 성분을 증폭할 수 있음을 의미한다. 항목 (5) 에서 오프셑(offset)이란 기준치로부터 이탈된 것을 의미하는 것이므로, 오프셑이 영이되면 이는 곧 이상적인 것을 뜻한다.가상 접지 ( virtual ground )이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력단자간의 전압은영(zero)이 되며 이는 단락을 의미한다. 그러나, 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수없다. 즉 그림1 에서증폭기를 들여 다 본 입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.반전증폭기 및 비반전증폭기연산 증폭기의 기본회로는 반전등폭기와 비반전증폭기이다. 비반전증폭기에서는 입력전압과 출력전압의 위상차이가 영이고, 반전증폭기에서는 입력전압과 출력전압의 위상차이는 역상인 180°가 된다.반전증폭기그림2는 반전 증폭기이다. 증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상 적인 연산 증폭기임을 표시한다. 가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 식(1)이 된다.연산증폭기가 이상적인 증폭기이면, 신호전압의 형태나 주파수에 무관하게 식 (1)이 성립된다. 즉 증폭도는 단순히 두 개이 저항비만에 의해서 결정된다. 식 (1)의 앞에 나타난 음의 부호는 신호전압 Vs 와 출력전압 Vo 간의 위상차가 180°임을 가리킨다. 즉 반전되었음을 나타낸다.〈그림 2〉그림 2의 회로에서, 신호전압에서 우측을 들여다 본 입력저항은 R1 이고, 출력전압에서 좌측을 들여다 본 출력저항은 0(zero) Ω이다.비반전증폭기그림 3은 비반전증폭기이다. 출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있다. 이를 부궤환이라고 한다. 만약 출력단자가 비반전단자인 (+)에연결되면 이는 정궤환으로 구성되며, 그 특성은 부궤환인 경우와 판이하게 달라진다. 그림 3처럼 부궤환으로 구성되면 이는 증폭기이지만, 정궤환으로 구성되면 이는 증폭기가 아니다. 따라서 출력단자의 입력 연결시에 그 극성에 주의해야 한다. 가상접지는부궤환회로에서 발생되는 것이지 정궤환 회로에서 발생되는 것이 아니다.

공학/기술| 2011.12.19| 4페이지| 1,000원| 조회(297)

전자회로, 연산증폭기, 전자회로실험, 기초실험, 예비레포트, 연산증폭기 기초실험

미리보기

닫기
JFET 및 MOSFET의 바이어스 회로 실험 예비레포트

JFET 및 MOSFET의 바이어스회로 실험1. 실험목적1) JFET와 MOSFET의 바이어스 회로에 대한 이론적 이해를 위해 선학습한다.2) JFET와 MOSFET의 여러 가지 바이어스 횔를 구성하고 분석함으로써 직류 바이어스에 대한 개념을 명확하게 이해하고 실험을 통하여 이를 확인한다.2. 실험장비-JFET 2N5458, 저항 100Ω, 10㏀-MOSFET(D-MOS 2N3796 , E-MOS 2N7008)-저항 1㏀, 330㏀, 2.2㏀, 1MΩ, 100㏀, 470Ω, 15㏀, 620Ω-전원 공급기, 오실로스코프-디지털 멀티미터3. 이론적 배경FET(Field Effect Transistor)를 해석하면 전계효과 트랜지스터다. BJT(Bipolar Junction Transistor)가 전자와 정공 두 가지 전하에 의존하지만 FET는 두 개 중에 한 가지 형의 전하에 의해서 동작한다. 그래서 유니폴라 트랜지스터(Unipolar Transistor)라고도 불린다.FET에는 JFET(Junction FET)과 MOSFET(Metal Oxide Semiconductor FET)두 종류가 있는데 JFET의 특징은 높은 입력 임피던스를 가지는 것이다. 하지만 MOSFET가 한층 더 높은 입력 임피던스를 가지므로 JFET는 거의 사용되지 않고 MOSFET를 많이 사용한다.MOSFET(금속산화물반도체트랜지스터)은 BJT(쌍극성접합트랜지스터)에 비해 아주 작은 크기로 만들 수 있고 제조공정이 비교적 간단하다. 그리고 MOSFET만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어진다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있다.● JFETBJT가 2개의 PN접합을 가지고 있는 것과 달리, Gate와 Drain-Source 채널 사이에 하나의 PN 접합으로 이루어진다. BJT보다 발생잡음이 적고, 온도에 대하여 안정적이다.● MOSFETBJT보다 작은 공간에 회로를 집적화(IC)가 가능하다.제조공정이 비교적 간단하고 전력소모가 적다.대표적으로 공핍형 MOSFET, 증가형 MOSFET가 있다.(1) JFET의 바이어스● 트랜지스터와 똑같다트랜지스터 회로의 설계는 쉽게 하지만 FET는 좀 골칫거리라고 생각하는 사람이 많을 것다. 그 이유 중 하나는 FET에는 접합형태(J-FET)나 MOS형태가 있으며 MOS형도 인한스먼트나 디프레션타입으로 구분되어 다소 복잡하고 까다롭게 생각되기 때문이다. 또한 FET를 소개할 때 「역 전압을 걸지 않으면 안 된다」라고 하는 경우가 많아 어렵다는 선입관을 갖기 쉽다. 그러나 FET는 트랜지스터와 똑같이 사용하기 쉬운 부품이다.● FET의 특성(VGS-ID특성)N채널 FET에서는 게이트 전압(소스를 기준으로 한 전압, 라고 한다)이 높을수록 드레인·소스 간 전류가 흐르기 쉬워지며 이것은 JFET에서나 MOSFET나 같다. 모든 종류의 FET는 전류가 흐르기 시작하는 전압이 각각 다를 뿐 기본적으로 같은 특성을 갖고 있다. JFET나 MOS 디프레션형에서는 게이트 전압을 점차 낮추면 전류가 흐르지 않는다. 이것을 핀치오프전압이라고 하여 로 나타낸다. 또한 게이트 전압이 일 때 전류는 라고 하여 FET의 특성을 나타내 중요한 파라미터가 된다. 트랜지스터에 NPN과 PNP가 있듯이 FET도 N채널과 P채널로 구분하며 트랜지스터의 NPN과 PNP의 관계처럼 전압의 가하는 방법만 반대가 된다. (P채널 FET의 특성)● 자기 바이어스 (JFET)JFET가 동작하기 위해서는 게이트 -소스 접합이 역방향 바이어스아어야 하am로, N채널은음의가 필요하고 p채널은 양의 가 필요하다. 이러한 조건은 그림 2-1과 같이 자기바이어스(self-bias)를 이용하여 얻을 수 있다.(a) n채널(b)p채널그림2-1 자기 바이어스된 JFET ()(2-1) MOSFET의 바이어스N채널·인한스먼트형 MOS-FET는 VGS가 정의 영역에서 드레인에 전류가 흐른다. 이것은 보통 NPN 트랜지스터와 똑같이 사용할 수 있다는 것을 의미한다. 실제로 NPN 트랜지스터를 MOSFET로 그대로 옮겨놓아도 정상동작하는 경우는 많다. P채널·인한스먼트형 MOS-FET는 PNP 트랜지스터를 생각하면 된다.이러한 특성은 게이트 전압으로 흐르는 전류를 스윗칭 할 수 있으므로 최근에는 파워 MOSFET라고 하는 것을 많이 사용되었다. 기본적으로 스위칭 트랜지스터와 똑같이 사용하고 있다.디프레션 MOSFET는 게이트 전압을 로해도 완전 OFF가 되지 않기 때문에 스위칭 회로에는 많이 사용되지 않는다.

공학/기술| 2011.12.19| 4페이지| 1,000원| 조회(520)

JFET, 전자회로, MOSFET, 전자회로실험, 예비레포트, 바이어스회로, JFE..

미리보기

닫기