*지* 스토어

*지*

개인

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

7개
전체 판매량

91개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 7개

Common Gate Amplifier 예비 보고서

전자회로 실험 7주차Common Gate Amplifier예비 보고서Common Gate Amplifier1) 회로의 특성과 동작원리게이트 공통(Common Gate) 구성은 기본적인 FET 증폭기 접속의 마지막 방법이다. 이러한 구성의 주된 응용은 임피던스 변환 회로이다. 이러한 구성의 주된 응용은 임피던스 변화 회로이다. 입력 임피던스는 낮고, 출력 임피던스는 높다. 입력은 소스와 게이트 사이에 가해지고, 출력은 드레인과 게이트 사이에서 얻어진다. 게이트 공통 증폭단의 전압 이득은 비교적 낮은 편이다. 게이트 공통 회로의 한 응용 분야는 증폭단 내의 고유귀환으로 인한 신호 감쇠 또는 발진이 일어나는 매우 높은 주파수대이다. CG 구성은 낮은 전압 이득으로 인해 어떤 신호 귀환이 매우 적어서 어떤 문제를 일으키지 않기 때문에 중화 회로가 불필요하다.공통 게이트(CG) 증폭기는 BJT의 공통 베이스(CB) 증폭기와 유사하다. 입력 신호는 결합 캐패시터를 통해서 소스에 공급되고 출력은 드레인 단자에서 얻는다.① 전압 이득Source - Drain 전압 이득을 구하기 위하여 입력 및 출력 전압을 각각 구하면,이므로,를 각각 대입하여 정리하면,② 입력 저항게이트가 입력 단자로 되는 CS 및 CD 접속은 입력 저항이 매우 높으나, CG 접속에서는 매우 낮은저항을 갖는다.이므로,입력 저항2) Common Gate Amplifier의 용도공통 소스 증폭기와 같이 직렬로 연결하여 캐스코드 증폭기로 사용.입력단 : 공통 소스 증폭기 , 부하 : 공통 게이트 증폭기3) 각 회로에 대한 해석DC해석그림의 회로에서 트랜지스터는,,의 파라미터를 갖는다.(a)가 되도록 회로를 설계 하라.(와를 구하라.)AC 해석AC 등가회로(b)을 구하라.(c) 소신호 전압이득을 결정하라.,,,,4) Pspice를 사용한 시뮬레이션AC입력출력파형으로 본 전압이득 :계산으로 나온 전압이득 값은 2.416 이었습니다. 회로를 시뮬레이션으로 돌린 결과는 1.91로 오차가 발생하였습니다. 두 전압이득 값의 차이는 트랜지스터의값의 차이로 인해 서로 다른 값이 나왔습니다.5) 분석AC해석 계산과 Pspice 시뮬레이션을 통해 전압이득을 알 수 있었습니다. Common Drain Amp, Common Source Amp, Common Gate Amp의 실험을 통해서 각 증폭기마다의 차이를 알 수 있었습니다. 그리고 이론적인 값과 Pspice 시뮬레이션을 이용해 구한 값의 차이가 있다는 것을 발견하였습니다. 차이가 생긴 원인은 트랜지스터 소자의

공학/기술| 2010.10.30| 5페이지| 1,000원| 조회(703)

증폭기, 전자회로실험, Common Gate Amplifie, 공통 게이트 증..

미리보기

닫기
Common Drain Amplifier 예비 보고서

전자회로 실험 6주차Common Drain Amplifier예비 보고서Common Drain Amplifier1) 회로의 특성과 동작원리Common-Drain Amplifier(Source follower)는 입력과 출력의 한쪽 끝을 공통으로 Drain 단자(ground)에 연결시켜 놓은 amp이다. CS amp나 CG amp와는 달리 출력단이 source 단자이다.가장 큰 특징은 전압 이득이 1이라는 점이다. (이를 만족하기 위해서는 몇 가지 조건이 필요하지만 보통의 경우에 대부분 성립된다.) 그래서 Source follower라고도 부른다. 입력단의 전압이 출력단인 source 단자에 그대로 나타나기 때문이다공통 드레인 증폭기는 결합 캐패시터를 통해 입력은 게이트로 부하는 소스로 결합되며 드레인은 측로 캐패시터에 의해 교류적으로 접지된다. 게이트 저항 RG가 매우 커 무시하면 RS도 무시된다(게이트 전류는 0). 따라서 등가회로를 사용하면 교류회로는 다음과 같이 나타낼 수 있다.증폭기의 입력저항은 Ri=RG 증폭기의 출력저항은 Ro=1/gm|| RSS=RSS/1+gmRSS 소스의 총 부하 저항을 rSS라 하면 rSS=1/gm|| RSS|| RL 이므로 전압이득 Av=vo/vs는 다음과 같다. Av=gmrSS, (rSS=1/gm|| RSS|| RL)2) Common Drain Amplifier의 용도높은 입력저항과 낮은 출력저항을 갖기 때문에 주로 multistage application에서 output stage에 사용된다. 이 경우 이득은 1이고, 출력저항은 작기 때문에 multistage amp의 끝을 훌륭하게 장식할 수 있다.3) 각 회로에 대한 해석DC해석그림의 회로에서 트랜지스터는,,의 파라미터를 갖는다. 회로 파라미터는이고,이다.(a)이고가 되도록 회로를 설계 하라.=>이므로,에 걸리는 전압,,AC 해석(b) 소신호 전압이득과 출력저항를 결정하라.(spice 상의 소자값을 정확히 예측할 수 없으므로 이론과 결과가 차이를 보일수도 있습니다.)로 가정,(open),AC 등가회로4) Pspice를 사용한 시뮬레이션AC입력출력파형으로 본 전압이득 :계산으로 나온 전압이득 값은 0.96 이었습니다. 회로를 시뮬레이션으로 돌린 결과는 0.98로 조금의 오차가 발생하였습니다. 두 전압이득 값의 차이는 트랜지스터의값의 차이로 인해 서로 다른 값이 나왔습니다.5) 분석AC해석 계산과 Pspice 시뮬레이션을 통해 전압이득을 알 수 있었습니다. 그리고 이론적인 값과 Pspice 시뮬레이션을 이용해 구한 값의 차이가 있다는 것을 발견하였습니다. 차이가 생긴 원인은 트랜지스터 소자의

공학/기술| 2010.10.30| 5페이지| 1,000원| 조회(432)

증폭기, 전자회로 실험, 공통 드레인 증폭기, Common Drain Ampl..

미리보기

닫기
Common Source Amp 예비 보고서

전자회로 실험 5주차Common Source Amp예비 보고서Common Source Amp1) 회로의 특성과 동작원리트랜지스터의 특성과 동작원리트랜지스터에는 FET와 BJT가 있습니다. 그 중에서 이번 주 실험에 사용한 FET 특성을 설명 드리겠습니다. FET는 전자나 정공 중 하나의 반송자에 의해서만 동작하는 단극성 소자(UJT)이며 다수 캐리어에 의해 동작하며 게이트의 역전압에 의해 드레인 전류가 제어되므로 전압제어 소자로 쓰이고 BJT에 비해 입출력 임피던스가 높아서 전압증폭소자로 사용되며 소형화 가능하며 전력소비 적어 대규모 IC에 적합합니다.FET의 종류에는 JFET와 MOSFET으로 나눌 수 있습니다.JFET는 기본적인 동작은 n채널 p채널이라는 표시는 Drain과 Source가 연결된 물질에 따라 표시 됩니다. 여기서 Drain과 Source는 n채널에 연결되어 있고 Gate는 p채널에 연결 되어 있습니다. n채널 반도체에 p채널을 도핑되어 P-N 결합을 만드는 것입니다. 이 때 Drain에 (+), Source에 (-)를 걸어주면 전류는 주 반송자(n채널에서는 자유전자, p채널에서는 정공)가 Source-Drain 채널을 통해 흐르게 됩니다. n채널의 물질은 Drain에서 Source까지의 전류 통로를 제공하고, n채널 JFET에서는 Drain은 (+)인가 함으로서 자유 전자가 Drain쪽으로 이동하도록 합니다. 즉, 전류는 Source 쪽으로 흐릅니다. Gate는 P형 반도체로 이루어지며, P-N 결합이 형성된다. 이 때 P-N 결합은 반드시 역방향 바이어스(reverse bias)가 되어야 합니다. 순방향 바이어스(forward bias)가 되면 전류가 흐르므로 전계효과 FET 소자로서 기능을 갖지 못합니다.MOSFET은 금속막, 산화막, 반도체영역으로 구성된 트랜지스터의 일종이 되고, MOSFET의 Source와 Drain은 실리콘 표면에 생성되며 Gate의 양쪽에 배치 됩니다. 반도체 영역은 대부분 트랜지스터 역할을 하기 위해 표면이 단결정 실리콘으로 도핑 되어 있습니다. 산화막은 실리콘 산화막 형태로 구성 되는데 금속막과 절연을 하는 기능을 하고, 금속막은 MOS 트랜지스터에 전압을 인가하기 위한 지점으로 사용됩니다. MOSFET은 Gate, Source, Drain 3개의 터미널로 구성됩니다. 이것들은 각각 바이폴라 트랜지스터의 Base, Emitter, Collector와 같습니다. MOSFET의 Source와 Drain이 실리콘 표면에 만들어지는 반면 Gate는 금속막 층에 있게됩니다. 바이폴라 트랜지스터처럼 MOSFET를 통한 전류의 흐름은 Gate에 인가되는 전류에 따라 제어가 됩니다. 따라서 바이폴라 트랜지스터가 Bass에 인가되는 전류의 양에 따라 제어되는 것과는 다르게 MOSFET는 Gate의 전압 수위에 따라서 제어가 되고, Gate 밑 부분을 채널의 전도성은 Gate에 인가되는 전압에 의해 제어 됩니다.2) 각 회로에 대한 해석DC해석문제)는 2V,는 2.398V가 되도록 회로를 설계 하시오. (로 가정)※spice 상의 소자값을 정확히 예측할 수 없으므로 이론과 결과가 차이를 보일수도 있습니다.,,DC Load Line이론 값Pspice 값이론에서 사용한값이 Pspice에서 사용한값과 다르기 때문에 차이가 생겼습니다.AC해석문제) AC 해석을 통해 전압이득을 구하시오.(spice 상의 소자값을 정확히 예측할 수 없으므로 이론과 결과가 차이를 보일수도 있습니다.)로 가정,(open),AC 등가회로3) FET의 용도FET는 CPU, RAM, 여타 반도체(휴대폰 내부포함)에서 사용됩니다.그 이유는 작기 때문입니다. 또 작게 만들수록 속도도 빨라집니다. 일단 작다는 건 같은 크기의 반도체 내에 넣을 수 있는 트렌지스터의 수가 많아서 경제적으로도 좋기 때문입니다. 그리고 스위칭 속도 또한 빠릅니다. 그 이유는 트렌지스터의 동작은 내부에서 전자가 이동하면서 동작을 하는데 작은 트렌지스터는 이 이동거리 자체가 짧습니다. 그래서 속도가 빠릅니다.

공학/기술| 2010.10.30| 6페이지| 1,000원| 조회(354)

증폭기, 전자회로 실험, 공통 소스 증폭기, Common Source amp

미리보기

닫기
제너 다이오드 회로, 클램퍼 회로

전자회로 실험 4주차제너 다이오드 회로, 클램퍼 회로예비 보고서제너 다이오드 회로, 클램퍼 회로1) 회로의 특성과 동작원리제너 다이오드란?일반 다이오드는 순방향에서 전류를 흐르는 기능을 이용하지만 제너 다이오드는 역방향의 항복(break down)을 이용합니다. 예를 들어서 일반 다이오드는, 역방향 바이어스 전압이 매우 커지면 break point라고 해서 더이상 다이오드로 동작을 못하게 되고, 순방향(+주기)와 역방향(-주기)가 차이 없이 모두 전류가 흐르게 됩니다. 결국 일반 다이오드의 경우에는 그냥 다이오드가 망가지게 됩니다. 그러나 제너 다이오드는 역방향 바이어스 전압은 증가하다가 어떤 지점에 도달하면 항복이 발생하여 역방향 바이어스 방향의 전류가 급격히 증가합니다. 이 지점의 전압을 항복전압이라고 합니다. 이렇게 특정 전압을 조절하여 역방향에서 전류를 흐르는 기능을 이용합니다.제너 다이오드의 용도제너 다이오드의 주된 용도는 정전압을 만드는 것입니다.그 이외에도 일정전압 이상이 걸리면 CUT하는 제너의 특성을 이용하여 릴레이나 모터를 구동할 시 리액터에 의하여 발생하는 역기전력에 의한 이상 전압을 CUT하여 구동용 반도체 소자를 과전압으로부터 방지하는 용도, 사인파 등을 제너회로를 이용하여 파형을 자르는 용도 등 있습니다.클램퍼 회로의 특성과 동작원리클램핑은 전체 신호를 특정전압만큼 이동시키는 것이다.클램퍼 회로는 입력 파형의 형태는 변화 시키지 않고 입력 파형을 어떤 다른 레벨에 고정(clamp)시키는 회로이다. 클램퍼 회로는 기본적으로 다이오드, 커패시터 및 저항으로 구성되어 있다.입력 신호에 의해서 정해지는 한 주기 동안에 커패시터 양단의 전압이 최대값을 유지할 수 있도록 시정수가 충분히 커야한다. 즉,과값은 출력 파형에 영향을 주므로 입력 신호의 주기보다 훨씬 더 크게 택해야 한다.클램퍼 회로에서 주의할 점은 클램퍼 회로의 동작은 항상 다이오드의 순방향 바이어스 인가 부터 고려해야 한다는 것이다.2) 제너 다이오드 회로의 출력파형과 고찰입력 신호가 양의 값일 때 다이오드에 역방향 바이어스로 출력전압이 항복전압을 나타나게 되는데 이 회로의 항복 전압은 5.0779입니다.입력 신호가 음의 값일 때 다이오드는 순방향 바이어스로 출력전압이 컷인 전압을 나타나게 되는데 이 회로의 컷인 전압은 0.54입니다.이 회로는 다이오드의 역방향 바이어스로 출력되는 전압은 다이오드의 항복전압인 5.078입니다.이 회로의 출력 전압은에 걸리는 전압과 같습니다.3) 클램퍼 회로의 출력 파형과 고찰

의/약학| 2010.10.30| 4페이지| 1,000원| 조회(1,617)

다이오드, 회로실험, 전자회로실험, 제너 다이오드, 클램퍼, 클램퍼회로

미리보기

닫기
리플 전압, 전압 배가 회로

전자회로 실험 3주차리플 전압, 전압 배가 회로예비 보고서리플 전압, 전압 배가 회로1) 회로의 특성과 동작원리리플 전압의 특성과 발생 원인일반적으로 리플이라 함은 교류를 직류로 정류하는 과정은 본질적으로 어떤 스위칭 소자에 의존하는데 이 스위칭 소자의 비선형성으로 인해 고조파가 형성되는데 이 고조파를 충분히 억제하지 못해 나타나는 출력 직류의 규칙적 잡음 요소를 리플이라고 합니다.리플 전압의 발생 원인은 교류의 신호를 직류로 하기에 발생하는 것입니다. AC에서 DC로 바꿀 때 일반적으로 캐패시터가 쓰입니다. 이 때 캐패시터는 한순간에파(AC)를 직류(DC)로 변환해 주는 것이 아니라 충전과 방전을 통하여 다음 신호로 들어오는 것이 충전 용량보다 적어지면 방전을 해주어서파의 신호를 올려 주어서파가 아닌 직류에 가까운 파형으로 만들어 주는 것입니다. 방전된 캐패시터는 다시 충전을 통하여 충전되고 그것이 다시 방전 되는 것입니다. 용량이 큰 것을 사용하면 리플률이 줄어 들 수 있다는 것은 충전한 값이 크기 때문에 방전 되는 속도가 느려져서입니다. 리플 전압을 감소시키기 위해선 콘덴서의 용량을 키우는 방법과 레귤레이터 IC등을 이용해 정전압으로 전압을 안정화 시켜주는 장치를 이용하면 됩니다.전압 배가 회로의 특성과 동작원리전압 배가 회로는 구동 회로에 일정 전압으로 충전된 콘덴서를 삽입하여, 전원 전압과의 중첩으로 고전압을 얻어 구동시킴으로써 동작 속도의 향상을 도모한 회로로 변압기 2차측 Peak 전압의 2배를 부하에 공급할 수 있는 정류 회로입니다.전압 배가 회로의 기본적인 동작원리는 다이오드의 특성과 캐패시터의 충전 특성을 이용해서 이루어지는데 구체적으로 말한다면 입력 교류 전압의 정(+), 부(-)에 관계없이 항상 캐패시터를 충전합니다.전압 배가 회로는 반파, 전파, 삼상, 양파 등등이 있습니다.반파 전압 배가 회로 동작원리a와 c를 통해 AC 신호가 들어오게 되면 D1을 통해 C1이 충전되면 a부분에서 C1을 통과하고 D2를 거쳐 C2까지 충전이 되게 합니다. 이것을 반복하게 되고, 결국에 걸리는 전압은 입력 전압의 이론상 2배가 됩니다.콘덴서(C)와 다이오드(D)가 한 쌍씩 늘어날 때 마다 전압은 +1배 증가합니다.2) 각 회로에 대한 해석3) 리플 전압과 전압 배가 회로의 용도- 리플 전압은 AC에서 DC로 변환하다가 미처 변환되지 못한 부분입니다. 변환하다가 남은 것이기 때문에 이것이 어디엔가 쓰일 것 같지 않습니다. 그리고 인터넷으로 조사한 결과로도 쓰이는 곳을 찾기가 어려웠습니다.전압 배가 회로는 높은 전압을 얻어 구동시킴으로써 동작 속도의 향상을 목적으로 만들어진 회로로 높은 전압을 필요로 하는데 사용됩니다.그 예로는 정류 회로, 음이온 발생기, 공기 청정기(공기 청정기의 경우 고압 음이온 발생 방식과 필터 + 팬 방식 등이 있습니다.), 전기 모기채(건전지를 몇 백 V로 승압 후, 전압 배가 회로를 통해 1000V ~ 5000V 정도 나옵니다.), 전기 충격기 등등 고전압을 필요로 하는 곳에 쓰이고 있습니다.4) 리플 전압 회로에 대한 시뮬레이션ⅰ)리플전압 :==ⅱ)리플전압 :==ⅲ)리플전압 :=위의 시뮬레이션 결과를 보면 알듯이 캐패시터의 용량이 클수록 리플전압이 감소하는 것을 알 수 있습니다. 그리고 리플전압 값은 시뮬레이션 결과로도 알 수 있습니다. 시뮬레이션 결과와 식으로 계산한 값의 오차는 다이오드로 인해 발생한 것 같습니다.★ 다이오드에 의해서 감소되는 출력전압이 생깁니다. 1N4148 데이터 시트를 보고 무슨 파라미터 때문에 그렇게 되는지 왜 그렇게 되는지 알아오세요.- 다이오드에 의해 감소되는 출력전압은(forward voltage) 때문입니다.forward voltage는 순방향 전압으로 순방향으로 전류가 흐를 때 강하되는 전압 을 말합니다. 마찬가지로 최소한 순방향 강하 이상의 전압을 가해야만 전류가 흐 를 수 있습니다.

공학/기술| 2010.10.30| 6페이지| 1,000원| 조회(1,232)

배전압회로, 전자회로 실험, 리플, 리플 전압 전압 배가, 리플전압, 전압배가회로, 배가회로

미리보기

닫기