*동* 스토어

*동*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

9개
전체 판매량

89개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 9개

MOSFET을 이용한 4-Resistor 2단 증폭기 설계

설계하려는 2단증폭기의 AC등가회로는 커패시터를 모두 개방 (Open)시켜 위의 [[DC해석을 위한 커패시터 개방 설계 회로]처럼 만들 수 있다.설계하려는 2단증폭기의 AC등가회로는 커패시터를 모두 단락 (short)시켜 위의 [2단 증폭기의 AC등가회로]처럼 만들 수 있다.위처럼 등가회로를 만든 후 첫단의 증폭률 Av1, 둘쩃단의 증폭률 Av2를 구하면 최종 증폭률 Av를 구할 수 있다.프로젝트 조건인 Gain 160배 이상을 만족하는 것을 볼 수 있다.5.3. 주파수 해석 입력단에 병렬로 연결된 커패시터 값과 저항값을 구하면 Cut off Frequency를 구할 수 있다.프로젝트 조건인 cut off frequency 1Mhz±200kHz를 만족하는 것을 볼 수 있다.기말 텀 프로젝트 주제는 MOSFET을 이용한 4-Resistor 2단 증폭기를 주어진 조건에 맞게 설계해 보는 것이었다. 처음에는 그냥 증폭기를 구성하는 것이여서 쉬울줄만 알았는데 조건에 맞게 증폭시키는 것이 여간 어려운 것이 아니었다. 증폭비를 맞추면 Cut off 주파수가 어긋나고 Cut off 주파수를 맞추면 증폭비가 계속 어긋났고 또 설계 시뮬레이션에선 증폭값과 Cut off 주파수가 잘 맞춰줬지만 집에서 실제로 납땜하여 실험실에서 측정하여 보았을 땐 또 차이가 있어서 힘든 프로젝트였다.

공학/기술| 2017.04.24| 24페이지| 5,000원| 조회(1,386)

MOSFET, 2단 증폭기 설계, 4-Resistor, MOSFET을 이용한 ..

미리보기

닫기
실험9-시프트레지스터-예비레포트

실험 9. 시프트레지스터내용 TOC o "1-3" h z u Hyperlink l "_Toc404097154" 1실험 목적 PAGEREF _Toc404097154 h 1 Hyperlink l "_Toc404097155" 2관련 이론 PAGEREF _Toc404097155 h 1 Hyperlink l "_Toc404097156" 3실험방법 및 순서 PAGEREF _Toc404097156 h 5 Hyperlink l "_Toc404097157" 3.1아래 그림의 IC 74195를 이용한 링 카운터 회로를 참고하여 회로를 완성하고 해당 회로에 클럭 신호를 인가한 후 출력을 관찰하여 실험 결과 보고서에 작성하라 PAGEREF _Toc404097157 h 5 Hyperlink l "_Toc404097158" 3.2아래 그림의 IC14195를 이용한 존슨 카운터 회로를 참고하여 회로를 완성하고 해당 회로에 클럭 신호를 인가한 후 출력을 관찰하여 실험결과 보고서에 작성하라. PAGEREF _Toc404097158 h 6 Hyperlink l "_Toc404097159" 4실험 예비 문제 PAGEREF _Toc404097159 h 6 Hyperlink l "_Toc404097160" 4.11.1. D 플립플롭을 사용하여 직렬 입력/병렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오. PAGEREF _Toc404097160 h 6 Hyperlink l "_Toc404097161" 4.2J-K 플립플롭을 사용하여 병렬 입력/직렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오. PAGEREF _Toc404097161 h 7실험 목적링 카운터에 대해 공부하고 회로로 구현해 본다존슨 카운터에 대해 공부하고 회로로 구현해 본다관련 이론시프트 레지스터는 직렬 입력, 병렬 출력(SIPO)과 병렬 입력, 직렬 출력(PISO) 형태를 포함하여 직렬과 병렬로 입출력을 결합할 수 있다. 또한 직병렬 입력을 가진 형태와 직병렬 출력을 가진 형태가 있다. 또한 시프트 레지스터의 방향을 다르게 할 수 있는 양방향 시프트 레지스터도 있다. 그리고 레지스터의 직렬 입력과 출력은 원형 시프트 레지스터를 만들기 위해 서로 연결할 수도 있다. 하나의 시프트 레지스터는 더 복잡한 연산을 수행할 수 있는 다차원 시프트 레지스터를 만들 수 있다. 시프트 레지스터는 4개의 플립플롭으로 구성되어 있고 클럭 신호가 발생할 때 마다 각 플립플롭이 저장하고 있는 비트 정보를 오른쪽에 있는 플립플롭으로 이동시킨다. 가장 왼쪽에 있는 플립플롭은 외부에서 입력되는 비트 입력 신호를 한 개씩 받아들이고 출력도 마찬가지로 오른쪽에 있는 플립플롭으로 한비트씩 내보낸다.[4비트 시프트 레지스터]직렬입력 레지스터는 데이터를 직렬로 즉 하나의라인에서 한번에 한 비트씩 받아들인다.레지스터의 역할에는 데이터저장(임시저장소)기능과 이동(데이터 이동을 위한 기능)기능과 연산(데이터 이동과 가공이 가능)기능이 있고 레지스터의 저장 용량에서 레지스터의 각 단은 저장용량의 한 비트를 표현한다.[레지스터를 이용한 데이터의 이동]레지스터를 이용한 데이터의 이동으로 직렬이동 → 병렬이동, 병렬이동 → 직렬이동이 가능하다.존슨 카운터 (링 카운터) 카운터란 반드시 수학적인 순서의 나열이 아니라 특정한 순서간의 관계를 명확히 구분할 수 있으면 성립된다.[4비트 존슨 카운터]존슨 카운터는 가장 오른쪽에 있는 플립플롭의 출력을 반전시켜 가장 왼쪽의 플립플롭의 입력으로 전달한다.[4비트 존슨 카운터 출력][링카운터]링 카운터는 가장 오른쪽에 있는 플립플롭의 출력을 가장 왼쪽의 플립플롭으로 궤환시킨다.[존슨 카운터 회로도][IC 74195 칩 구성도]실험방법 및 순서다음은 IC74195를 이용하여 링 카운터를 구현하려고 하는 회로인데, 완성된 것은 아니다. 회로를 완성한 후에 클럭 펄스를 인가하였을 때 출력이 어떻게 되는지를 기록하시오.[ IC74195를 이용한 링 카운터 회로 ]다음은 IC74195를 이용하여 존슨 카운터를 구현하려고 하는 회로인데, 완성된 것은 아니다. 회로를 완성한 후에 클럭 펄스를 인가하였을 때 출력이 어떻게 되는지를 기록하시오.[ IC74195를 이용한 존슨 카운터 회로 ]실험 예비 문제1.1. D 플립플롭을 사용하여 직렬 입력/병렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오.J-K 플립플롭을 사용하여 병렬 입력/직렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오.PAGE * MERGEFORMAT1

공학/기술| 2017.03.07| 9페이지| 1,000원| 조회(162)

예비레포트, 시프트레지스터, 디지털회로실험

미리보기

닫기
실험8-카운터-예비레포트

실험 7. 플립플롭내용 TOC o "1-3" h z u Hyperlink l "_Toc403497016" 1실험 목적 PAGEREF _Toc403497016 h 2 Hyperlink l "_Toc403497017" 2관련 이론 PAGEREF _Toc403497017 h 2 Hyperlink l "_Toc403497018" 2.1비동기식 카운터 PAGEREF _Toc403497018 h 2 Hyperlink l "_Toc403497019" 2.1.1비동기식 이진 카운터 PAGEREF _Toc403497019 h 2 Hyperlink l "_Toc403497020" 2.1.2비동기식 십진 카운터 PAGEREF _Toc403497020 h 3 Hyperlink l "_Toc403497021" 2.2동기식 가감산(up/down) 카운터 PAGEREF _Toc403497021 h 4 Hyperlink l "_Toc403497022" 3실험방법 및 순서 PAGEREF _Toc403497022 h 6 Hyperlink l "_Toc403497023" 3.1J-K 플립플롭을 활용하여 아래 그림의 이진 카운터를 구현하라. PAGEREF _Toc403497023 h 6 Hyperlink l "_Toc403497024" 3.2LED를 사용하여 다음표와 같이 동작하는지 확인하고 사진으로 결과보고서에 기록하라. PAGEREF _Toc403497024 h 6 Hyperlink l "_Toc403497025" 3.3D 플립플롭을 활용하여 다음 그림의 이진 카운터를 구현하라. PAGEREF _Toc403497025 h 7 Hyperlink l "_Toc403497026" 3.4LED를 사용하여 다음표와 같이 동작하는지 확인하고 사진으로 결과보고서에 기록하라. PAGEREF _Toc403497026 h 7 Hyperlink l "_Toc403497027" 3.5J-K 플립플롭을 이용하여 다음그림의 십진 카운터를 구현하라. PAGEREF _Toc403497027 h 8 Hyperlink l "_Toc403497028" 3.6LED를 사용하여 다음표와 같이 동작하는지 확인하고 사진으로 결과보고서에 기. PAGEREF _Toc403497028 h 8 Hyperlink l "_Toc403497029" 3.7J-K 플립플롭을 활용하여 다음과 같은 동기식 이진 가감산 카운터를 구현하고 LED로 동작을 확인하고 사진으로 결과보고서에 작성하라. PAGEREF _Toc403497029 h 9 Hyperlink l "_Toc403497030" 4실험 예비 문제 PAGEREF _Toc403497030 h 10 Hyperlink l "_Toc403497031" 4.1비동기식 4bit 이진 카운터의 타이밍도(timing diagram)을 작성하라 PAGEREF _Toc403497031 h 10 Hyperlink l "_Toc403497032" 4.2비동기식 4BIT 십진 카운터의 타이밍도를 작성하라. PAGEREF _Toc403497032 h 10 Hyperlink l "_Toc403497033" 4.3비동기식 4BIT 이진 가감산 카운터를 설계하라. PAGEREF _Toc403497033 h 11 Hyperlink l "_Toc403497034" 4.4 PAGEREF _Toc403497034 h 12실험 목적플립플롭을 이용한 이진, 십진 카운터에 대해 공부하고 회로로 구현해 본다.J-K 플립플롭을 활용한 동기식 이진 가감산 카운터에 대해 공부하고 회로로 구현해 본다.관련 이론플립플롭(flip-flop)과 래치(latch)는 두 개의 안정된(bi-stable) 상태 중 한 개의 상태를 가지는 1비트 기억소자 플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다. 래치 회로는 플립플롭과 유사한 기능을 수행 출력 Q와 반전 출력 를 가진다.비동기식 카운터비동기 카운터는 첫 번째 플립플롭의 CP(clock pulse) 입력에만 클록펄스가 입력되고, 다른 플립플롭은 각 플립플롭의 출력을 다음 플립플롭의 CP 입력으로 사용한다. 즉, 플립플롭의 출력 전이가 다른 플립플롭을 트리거시키는 원인으로 작용한다. 비동기 카운터는 리플(ripple) 카운터라고도 부르고 카운터에서 구별되는 상태의 수가 m일 때 modulo- m(간단히 mod- m; m 진)의 카운터이다. 비동기 카운터는 J-K 플립플롭 또는 T 플립플롭을 사용하여 구성하고 카운터는 상향 카운터(up counter)와 하향 카운터(down counter)가 있다.비동기식 이진 카운터[ J-K 플립플롭을 이용한 4-bit 비동기식 이진 카운터 ][ D 플립플롭을 이용한 4-bit 비동기식 이진 카운터 ][ 비동기식 이진 카운터 출력 ]비동기식 십진 카운터비동기식 십진 카운터는 0부터 9까지 카운트한 다음 다시 처음으로 돌아가는 카운터를 나타낸다.[ 비동기식 십진 카운터의 상태 변화도 ][ J-K 플립플롭을 이용한 4-bit 비동기식 십진 카운터 ][ 비동기식 십진 카운터 출력 ]동기식 가감산(up/down) 카운터동기식 가감산 카운터는 각 플립플롭의 클럭 신호 입력이 외부로부터 동시에 병렬로 제공된다.[ J-K 플립플롭을 이용한 4-bit 동기식 이진 카운터 ][J-K 플립플롭을 이용한 4-bit 동기식 이진 카운터 출력 ]실험방법 및 순서J-K 플립플롭을 활용하여 아래 그림의 이진 카운터를 구현하라.LED를 사용하여 다음표와 같이 동작하는지 확인하고 사진으로 결과보고서에 기록하라.D 플립플롭을 활용하여 다음 그림의 이진 카운터를 구현하라.LED를 사용하여 다음표와 같이 동작하는지 확인하고 사진으로 결과보고서에 기록하라.J-K 플립플롭을 이용하여 다음그림의 십진 카운터를 구현하라.LED를 사용하여 다음표와 같이 동작하는지 확인하고 사진으로 결과보고서에 기록하라.J-K 플립플롭을 활용하여 다음과 같은 동기식 이진 가감산 카운터를 구현하고 LED로 동작을 확인하고 사진으로 결과보고서에 작성하라.실험 예비 문제비동기식 4bit 이진 카운터의 타이밍도(timing diagram)을 작성하라비동기식 4BIT 십진 카운터의 타이밍도를 작성하라.비동기식 4BIT 이진 가감산 카운터를 설계하라.4비트 2진 상향 카운터(상승 에지 트리거)4비트 2진 하향 카운터(하강 에지 트리거)위 카운터와 다른 비동기식 십진 카운터를 설계하라.PAGE * MERGEFORMAT1

공학/기술| 2017.03.07| 13페이지| 1,000원| 조회(387)

카운터, 예비레포트, 디지털회로실험

미리보기

닫기
실험4 인코더와디코더-예비레포트

실험 4. 인코더와 디코더목차 TOC o "1-3" h z u Hyperlink l "_Toc400473840" 1실험 목적 PAGEREF _Toc400473840 h 1 Hyperlink l "_Toc400473841" 2관련 이론 PAGEREF _Toc400473841 h 2 Hyperlink l "_Toc400473842" 2.1인코더와 디코더 PAGEREF _Toc400473842 h 2 Hyperlink l "_Toc400473843" 2.210진수/BCD 인코더 PAGEREF _Toc400473843 h 2 Hyperlink l "_Toc400473844" 2.2.110진-BCD 우선 기능 인코더 PAGEREF _Toc400473844 h 3 Hyperlink l "_Toc400473845" 2.3BCD/10진수 디코더 PAGEREF _Toc400473845 h 5 Hyperlink l "_Toc400473846" 3실험방법 및 순서 PAGEREF _Toc400473846 h 7 Hyperlink l "_Toc400473847" 3.1아래 그림과 같이 IC 74LS147을 이용하여 10진수/BCD 인코더 회로를 결선하라. PAGEREF _Toc400473847 h 7 Hyperlink l "_Toc400473848" 3.2LED 출력을 통해 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라(10진수 0 값은 모든 스위치를 OFF시킨 상태이다) PAGEREF _Toc400473848 h 8 Hyperlink l "_Toc400473849" 3.3아래 그림과 같이 IC 74LS42를 이용하여 BCD/10 진수 디코더 회로를 결선하라. PAGEREF _Toc400473849 h 9 Hyperlink l "_Toc400473850" 3.4LED 출력을 통해 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험결과 보고서에 작성하라. PAGEREF _Toc400473850 h 10 Hyperlink l "_Toc400473851" 4실험 예비 문제 PAGEREF _Toc400473851 h 11 Hyperlink l "_Toc400473852" 4.1기초 이론에서 제시된 식들을 참고하여 OR 게이트로 구성된 10진수/BCD 인코더를 도시하라. PAGEREF _Toc400473852 h 11 Hyperlink l "_Toc400473853" 4.2실험방법 3.4의 표를 참고하여 AND 및 OR 게이트로 구성된 BCD/10진수 인코더를 도시하라. PAGEREF _Toc400473853 h 12 Hyperlink l "_Toc400473854" 4.3를 도시하라. PAGEREF _Toc400473854 h 13실험 목적10진수/BCD 인코더와 디코더에 대해 알아보고 회로를 구현해 본다.관련 이론인코더와 디코더인코더는 1개의 입력을 다수의 신호로 변환하여 출력을 얻는 회로를 말하며, 이를 부호기 라고도 한다. 10진/BCD 인코더는 각 10진 숫자에 대응하는 10개의 입력선과 입력에 대응하는 BCD코드를 출력하는 4개의 출력선을 갖고 있다.디코더는 인코더의 역기능으로서 디지털 시스템에서 사용되는 2진 코드나 BCD 코드를 쉽게 인지하거나 사용하기 쉬운 10진 숫자나 문자로 변환작업을 수행한다. 일명 해독기라고도 불리운다.10진수/BCD 인코더10진수/BCD 인코더는 10개의 10진수 입력을 대응하는 BCD 코드로 변환시키는 논리 회로로 일반적으로 10선 – 4선 인코더 라고도 불린다. 위 그림에 10진수/BCD 인코더가 있고 아래에 진리표가 있다.10진-BCD 우선 기능 인코더우선순위 함수(p y ) riority function)란 인코더에 여러개의 입력이 동시에 들어올 때, 입력 중에서 가장 높은 우선순위를 가진 입력 즉, 가장 큰 수에 해당 하는 BCD를 출력하고, 다른 입력은 무시하는 기능을 의미한다. 이 회로의 목적은 낮은 순위의 입력이 우선 순위가 높은 입력을 인코딩 하는 것을 방해하지 못하도록 하는 것이다. 아래에 10진/BCD 우선기능 인코더의 진리표가 있다.BCD출력 A는 10진 입력 중에서 8과 9가 LOW일 때만 LOW가 된다. 즉 8이 LOW이거나 9가 LOW인 경우에 A가 LOW가 된다.BCD출력 B는 10진 입력 중에서 4,,, 5 6 7이 LOW일 때만 LOW가 된다. 여기서 4개의 입력에 대한 억제기능을 부여하면 다음과 같다. 10진 입력 4가 LOW 이고, 8과 9가 HIGH 이면 B를 LOW로 10진 입력 5가 LOW 이고, 8과 9가 HIGH 이면 B를 LOW로 10진 입력 6가 LOW 이고, 8과 9가 HIGH 이면 B를 LOW로 10진 입력 7가 LOW 이고, 8과 9가 HIGH 이면 B를 LOW로 부울식BCD출력 C는 10진 입력 중에서 2,,, 3 6 7이LOW일 때만 LOW가 된다. 여기서 4개의 입력에 대한 억제기능을 부여하면 다음과 같다. 10진 입력 2가 LOW이고, 4,5,8,9가 HIGH 이면 C를 LOW로 10진 입력 3가 LOW이고, 4,5,8,9가 HIGH 이면 C를 LOW로 10진 입력 6가 LOW이고, 8과 9가 HIGH 이면 C를 LOW로 10진 입력 7가 LOW이고, 8과 9가 HIGH 이면 C를 LOW로 부울식BCD출력 D는 10진 입력 중에서 1,,,, 3 5 7 9이LOW일 때만 LOW가 된다. 여기서 5개의 입력에 대한 억제기능을 부여하면 다음과 같다. 10진 입력 1가 LOW이고, 2,4,6,8이 HIGH 이면 D를 LOW로 10진 입력 3가 LOW이고, 4,6,8이 HIGH 이면 D를 LOW로 10진 입력 5가 LOW이고, 6,8이 HIGH 이면 D를 LOW로 10진 입력 7가 LOW이고, 8이 HIGH 이면 D를 LOW로 10진 입력 9가 LOW인 경우만 부울식BCD/10진수 디코더디코더의 설명은 2.1에서 하였고 아래에는 10진 디코더의 진리표와 회로도가 있다.실험방법 및 순서아래 그림과 같이 IC 74LS147을 이용하여 10진수/BCD 인코더 회로를 결선하라.LED 출력을 통해 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라(10진수 0 값은 모든 스위치를 OFF시킨 상태이다)아래 그림과 같이 IC 74LS42를 이용하여 BCD/10 진수 디코더 회로를 결선하라.LED 출력을 통해 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험결과 보고서에 작성하라.실험 예비 문제기초 이론에서 제시된 식들을 참고하여 OR 게이트로 구성된 10진수/BCD 인코더를 도시하라.실험방법 3.4의 표를 참고하여 AND 및 OR 게이트로 구성된 BCD/10진수 인코더를 도시하라.AND 및 OR 게이트로 구성된 BCD/10진수 우선순위 인코더를 도시하라.PAGE * MERGEFORMAT1

공학/기술| 2017.03.07| 13페이지| 1,000원| 조회(225)

디코더, 인코더, 예비레포트

미리보기

닫기
실험7-플립플롭-예비레포트

실험 7. 플립플롭내용 TOC o "1-3" h z u Hyperlink l "_Toc402827750" 1실험 목적 PAGEREF _Toc402827750 h 1 Hyperlink l "_Toc402827751" 2관련 이론 PAGEREF _Toc402827751 h 1 Hyperlink l "_Toc402827752" 2.1R-S플립플롭 PAGEREF _Toc402827752 h 1 Hyperlink l "_Toc402827753" 2.2D 플립플롭 PAGEREF _Toc402827753 h 3 Hyperlink l "_Toc402827754" 2.3J-K 플립플롭 PAGEREF _Toc402827754 h 4 Hyperlink l "_Toc402827755" 2.4Master-Slave 플립플롭 PAGEREF _Toc402827755 h 5 Hyperlink l "_Toc402827756" 3실험방법 및 순서 PAGEREF _Toc402827756 h 5 Hyperlink l "_Toc402827757" 3.1아래 회로와 같이 R-S플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라. PAGEREF _Toc402827757 h 5 Hyperlink l "_Toc402827758" 3.2아래 회로와 같이 R-S플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 PAGEREF _Toc402827758 h 6 Hyperlink l "_Toc402827759" 3.3아래 회로와 같이 D플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 . PAGEREF _Toc402827759 h 6 Hyperlink l "_Toc402827760" 3.4아래 회로와 같이 J-K플립플롭 회로를 구현하고 아래 표와 같이 동작하는. PAGEREF _Toc402827760 h 7 Hyperlink l "_Toc402827761" 3.5아래 회로와 같이 Master-Slave플립플롭 회로를 구현하고 아래 표와 같이 . PAGEREF _Toc402827761 h 8 Hyperlink l "_Toc402827762" 3.6아래 회로와 같이 T플립플롭 회로를 구현하고 아래 표와 같이 동작하는지. PAGEREF _Toc402827762 h 9 Hyperlink l "_Toc402827763" 4실험 예비 문제 PAGEREF _Toc402827763 h 9 Hyperlink l "_Toc402827764" 4.1NAND 게이트로 구성된 R-S 플립플롭을 설계하라. PAGEREF _Toc402827764 h 9 Hyperlink l "_Toc402827765" 4.2아래의 회로도에 Clear 및 preset 기능을 추가하라. PAGEREF _Toc402827765 h 9 Hyperlink l "_Toc402827766" 4.3T플립플롭에 대한 특성표는 아래와 같은데 J-K 플립플롭을 이용하여 T플립플롭을 구성하라. 아래 표에서 보는 바와 같이 T가 0이면 현재 출력값이 유지되고 T가 1이면 . PAGEREF _Toc402827766 h 10 Hyperlink l "_Toc402827767" 4.4TTL 및 CMOS로 이루어진 IC 중 R-S, D 및 J-K플립플롭이 있다. 이들의 제품명이 무엇인지 조사하라. PAGEREF _Toc402827767 h 11실험 목적R-S 플립플롭 에 대해 알아보고 회로로 구현해 본다.J-K 플립플롭 에 대해 알아보고 회로로 구현해 본다.D 플립플롭 에 대해 알아보고 회로로 구현해 본다.T플립플롭 에 대해 알아보고 회로로 구현해 본다.Master-Slave J-K 에 대해 알아보고 회로로 구현해 본다.관련 이론플립플롭(flip-flop)과 래치(latch)는 두 개의 안정된(bi-stable) 상태 중 한 개의 상태를 가지는 1비트 기억소자 플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다. 래치 회로는 플립플롭과 유사한 기능을 수행 출력 Q와 반전 출력 를 가진다.R-S플립플롭R-S(Reset-Set) 플립플롭의 회로는 왼쪽 회로와 같이 두개의 NOR게이트로 구성된다.[NOR 게이트를 활용한 클럭 신호 입력을 갖는 R-S 플립플롭 회로와 R-S플립플롭 그래픽심볼]CP=0인 경우에는 S와 R의 입력에 관계없이 앞단의 AND 게이트 G3과G4의 출력이 항상 0이므로 플립플롭의 출력은 불변이고 CP=1인 경우에는 S와 R의 입력이 회로 후단의 NOR 게이트 G1과 G2의 입력으로 전달되어 앞에서 설명한 S-R 래치와 같은 동작을 수행한다.D 플립플롭[NAND 게이트를 활용한 클럭 신호 입력을 갖는 D 플립플롭 회로와 D 플립플롭 그래픽 심볼]D플립플롭은 입력신호 D가 CP에 동기되어 그대로 출력에 전달되는 특성을 가지고 있고 D 라는 이름은 데이터(Data)를 전달하는, 또는 지연(Delay)의 의미가 내포되어 있다.CP=1, D=1이면 G3의 출력은 0, G4의 출력은 1이 된다. 따라서NAND 게이트로 구성된 S-R 래치의 입력은 S=0, R=1이 되므로 Q=1을 얻는다. CP=1, D=0이면 G3의 출력은 1, G4의 출력은 0이 된다. 따라서 S-R 래치의 입력은 S=1, R=0이 되므로 Q=0을 얻는다.J-K 플립플롭[NAND게이트를 활용한 클럭신호 입력을 갖는 J-K 플립플롭회로와 J-K플립플롭회로 그래픽 심볼]J-K F/F은 S-R F/F의 S=1, R=1인 금지상태에서도 금지상태에서도 동작하도록 개선한 회로이고J-K F/F의 J는 S(set)에, K는 R(reset)에 대응하는 입력을 나타낸다. J=1, K=1인 경우 J-K F/F의 출력은 이전 출력의 보수 상태로 변화한다(toggle).Master-Slave 플립플롭[Master Slaver J-K 플립플롭]CP=0 일 때 Slave 플립플롭은 동작하여 Q=Y가 되고Master 플립플롭은 CP=0이므로 동작하지 않고 CP=1 일때 외부의 J와 K 입력이 Master 플립플롭에 전달되고Slave 플립플롭은 동작하지 않는다.실험방법 및 순서아래 회로와 같이 R-S플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라.아래 회로와 같이 R-S플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라.아래 회로와 같이 D플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라.아래 회로와 같이 J-K플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라.아래 회로와 같이 Master-Slave플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라.아래 회로와 같이 T플립플롭 회로를 구현하고 아래 표와 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서에 작성하라.실험 예비 문제NAND 게이트로 구성된 R-S 플립플롭을 설계하라.[R-S플립플롭과 진리표]아래의 회로도에 Clear 및 preset 기능을 추가하라.T플립플롭에 대한 특성표는 아래와 같은데 J-K 플립플롭을 이용하여 T플립플롭을 구성하라. 아래 표에서 보는 바와 같이 T가 0이면 현재 출력값이 유지되고 T가 1이면 현재 출력값이 반전되어 풀력된다.TTL 및 CMOS로 이루어진 IC 중 R-S, D 및 J-K플립플롭이 있다. 이들의 제품명이 무엇인지 조사하라.R-S플립플롭D 플립플롭J-K플립플롭PAGE * MERGEFORMAT1

공학/기술| 2017.03.07| 13페이지| 1,000원| 조회(144)

플립플롭, 예비레포트, 디지털회로실험

미리보기

닫기