실험 6. FET 증폭기1.이론개요BJT의 공통 베이스(CB), 공통 컬렉터(CC), 공통 이미터(CE) 증폭기에 해당하는 공통 게이트(CG), 공통 소스(CS), 공통 드레인(CD)의 접촉 방법이 있으며 그 특성도 서로 대응하는 관계가 있다.BJT에 비해 전압이득은 떨어지나, 입력 임피던스가 대략 수백 MΩ정도로 매우 크다. 또한 전력소모가 상대적으로 작아 디지털 회로에 주로 사용되고 있다.BJT는 베이스 전류 IB를 조절하여 출력되는 콜렉터 전류 Ic를 제어하므로 전류 제어형 소자라고 하며, FET는 게이트 전압 VGS를 조절하여 출력되는 전류 Is를 제어하므로 전압제어형 소자라 부른다. 양측 모두 전류를 증폭한다는 것에 주의하자.(1) 공통 소스 증폭기 (Common source Amplifier)① JFET 공통 소스(CS) 증폭기a)JFET동작과 구조BJT와 마찬가지로 FET 역시 3단자 소자이다. BJT가 2개의 pn접합을 가지고 있는 것과 달리, 이것은 기본적으로 게이트와 드레인-소스 채널 사이게 하나의 pn접합을 가지고 있다. 아래 그림에 접합형 FET의 물리적 구조를 나타내었다. 그림2-1(a)의 n 채널 JFET는 n 타입 부분의 스트립과, 그 스트립 양옆으로 확산된 2부분의 p 타입 부분으로 구성되며, p 채널 JFET는 그와 반대로 p 타입 부분의 스트립과 양쪽의 n 타입 부분으로 구성된다. JFET의 동작을 깊이 있게 고찰하기 위하여 그림2-1(a)은 n 채널 JFET에를 드레인에 인가하고 소스를 공통으로 구성한다.게이트 전압를 게이트에 인가하며 이러한 회로구성을 그림 2-1(a)에 나타내었다.그림2-1 JFET의 동작JFET 공통 소스(CS) 증폭기는 BJT의 공통 이미터(CE) 증폭기와 유사하다.는 드레인-소스 전압를 제공하고, 이것이 드레인으로부터 소스로 흐르는 드레인전류를 만들게 된다. 드레인 전류는 소스 전류와 동일하며, 이것은 p 타입 게이트로 둘려 싸인 채널 내에 존재한다. 게이트-소스 전압는와 같으며 채널 내에 공핍층을 만들어, 결국 채널의 두께를 감소시켜 드레인 소스 사이의 저항값을 증가시킨다. 게이트 소스 사이의 접합이 역 바이어스되어 있으므로 게이트 전류는 0이 된다.그림2-2에서,일 때의 JFET의 동작을 살펴보면, n 채널 의 드레인으로부터 소스로 흐르는 드레인 전류는 채널을 따라 전압 강하를 일으키며 드레인-게이트 접합쪽에서 더 높은 전위를 갖는다. 드레인-게이트 접합에서의 양전압은 pn 접합에 역 바이어스가 되어 공핍영역을 만들게 된다.를 증가시키면 드레인 전류역시 그림 1-3에 나타낸 것처럼 증가시킨다.가 더욱 증가되면 드레인 끝쪽에서 공핍영역이 전체 채널을 차단시키는 점에 도달하게 되어 드레인 전류는 포화점에 이르게 된다.를 이 이상으로 증가시켜도는 일정한 값을 유지한다.일 때 포화되는 드레인 전류값은 매우 중요한 파라미터로서 드레인-소스 포화전류하 하며,로 나타낸다.그림2-2 n 채널 JFET의의 특성그림2-2에서 보는 것처럼 채널 핀치 오프점이라 불리는 점 이상으로를 증가시켜도는 더 이상 증가되지 않으며특성곡선은 완전한 수평을 유지한다.(b)JFET의 전류 전압 특성JFET 특성들은 MOSFET에 대해 사용했던 식들로 기술될 수 있다. 구체적으로,를로 명칭을 갈면 n 채널 JFET는일 때 차단된다. 여기서는 마이너스이다. 소자를 도통시키려면, 다음 조건을 만족하는 게이트-소스간 전압와프러스의 드레인-소스간 전압를 인가해야 한다.일 때, JFET는 트라이오드 영역에서 동작한다. 이 경우 드레인 전류는이다.이 식을 변경하면,이다.JFET는 포화 영역에서 동작한다. 즉, JFET가 핀치-오프 영역에서 동작하기 위해서는 드레인 전압이 게이트 전압보다 적어도만큼 더 커야 한다. 핀치=오프에서 동작할 때에는, 드레인 전류가와 같이 주어진다.c) 직류해석그림2-3 자기 바이어스를 갖는 JFET 공통 소스 증폭기 회로d) 교류해석(a) 회로도(b) 등가회로그림2-4 JFET의 공통 소스(CS) 증폭기 ; 자기 바이어스에서,출력전압입력저항② MOSFET 공통 소스(CS) 증폭기(Zero Bias)일 때,이므로 직류 해석은 JFET의 경우보다 간편, 교류 해석은 JFET의 경우와 동일하다.a) D-MOSFET그림2-5 D-MOSFET 공통 소스 증폭기전압 분배 바이어스를 사용하여 임계 전압의를 얻으며, 직류 해석은 특성 방정식을 이용하여를 구한다.전압 분배에 의해,특성 방정식,전압 이득의 표현은 JFET와 D-MOSFET 회로와 같다.여기서,b) E-MOSFET그림2-6 E-MOSFET 공통 소스 증폭기(2) 공통 드레인 증폭기 (Common Drain Amplifier)드레인 증폭(common darin) 접속은 FET에 대한 또 다른 기본적인 증폭기 구성이다. 소스 공통 접속과는 달리 드레인 공통 접속은 부하 저항이 소스 회로에 연결되고, 출력이 소스로부터 얻어지므로 이 회로의 출력 특성은 극적으로 달라진다. 출력 임피던스는 비교적 낮고, 전압 이득은 1 보다 작다. 전압 증폭이 요구되는 곳에서는 이런 구성 방법이 소용되지 않는다. 그러나. 낮은 출력 임피던스가 이 회로를 응용에서 유용하게 만드는 요인이 된다. 이런 증폭기 구성은 소스 플러워(source follower)라고 종종 불린다. 입력 신호는 결합 캐패시터를 통해서 게이트에 공급되고 출력은 소스 단자에서 얻는다.Gate-Source 전압 이득을 구하기 위하여 입력 및 출력 전압을 각각 구하면,를 각각 대입하여 정리하면,이득은 항상 1보다 약간 적으며,이면이다.소스에 출력이 있으므로 입력 전압과 동상이다.? 전압 이득? 입력 저항입력 신호가 Gate에 공급되므로 입력 저항은 CS 증폭기와 같이 매우 높다.여기에서,이다.(3) 공통 게이트 증폭기 (Common Gate Amplifier)게이트 공통(Common Gate) 구성은 기본적인 FET 증폭기 접속의 마지막 방법이다. 이러한 구성의 주된 응용은 임피던스 변환 회로이다. 이러한 구성의 주된 응용은 임피던스 변화 회로이다. 입력 임피던스는 낮고, 출력 임피던스는 높다. 입력은 소스와 게이트 사이에 가해지고, 출력은 드레인과 게이트 사이에서 얻어진다. 게이트 공통 증폭단의 전압 이득은 비교적 낮은 편이다. 게이트 공통 회로의 한 응용 분야는 증폭단 내의 고유귀환으로 인한 신호 감쇠 또는 발진이 일어나는 매우 높은 주파수대이다. CG 구성은 낮은 전압 이득으로 인해 어떤 신호 귀환이 매우 적어서 어떤 문제를 일으키지 않기 때문에 중화 회로가 불필요하다.공통 게이트(CG) 증폭기는 BJT의 공통 베이스(CB) 증폭기와 유사하다. 입력 신호는 결합 캐패시터를 통해서 소스에 공급되고 출력은 드레인 단자에서 얻는다.① 전압 이득Source - Drain 전압 이득을 구하기 위하여 입력 및 출력 전압을 각각 구하면,이므로,를 각각 대입하여 정리하면,② 입력 저항게이트가 입력 단자로 되는 CS 및 CD 접속은 입력 저항이 매우 높으나, CG 접속에서는 매우 낮은저항을 갖는다.이므로,입력 저항공통소스(CS)공통게이트(CG)공통드레인(CD)ARinRin=RGRin=Rin=RGRoutRout=Rout= R0 =RdRout=적합한 입력단전압원전류원전압원(4)회로도 및 시뮬레이션 결과?회로도a)공통 소스 증폭기 (Common source Amplifier)그림3-1 공통 소스 증폭기 (Common source Amplifier) 회로도[회로 해석]b) 공통 드레인 증폭기 (Common Drain Amplifier)그림3-2 공통 드레인 증폭기 (Common Drain Amplifier) 회로도
실험 3. BJT의 고정 및 전압분배 바이어스목적고정 바이어스와 전압분배 바이어스 BJT 구조의 동작점을 결정한다.실험 소요 장비1. 계측기: DMM2. 부하: ?저항- 680Ω(1), 1.8kΩ(1), 2.7kΩ(1), 6.8kΩ(1), 33kΩ(1), 1MΩ(1)?트랜지스터- 2N3904 (1) 또는 등가, 2N4401 (1) 또는 등가3. 전원: 직류전원이론개요1.BJTBJT는 아래 그림에서 알 수 있듯이 n형 반도체와 p형 반도체의 접합으로 이루어지는데 다른 다이오드와 달리 두 개의 접합으로 이루어진다. 즉 pnp BJT의 경우는 이미터(E)-베이스(B) 간의 np 접합과 베이스(B)-컬렉터(C)간의 pn 접합의 두 접합으로 이루어지며, pnp BJT의 경우는 이미터(E)-베이스(B) 간의 pn 접합과 베이스(B)-컬렉터(C) 간의 np 접합의 두 접합으로 이루어지고 있다. 그리고 베이스(B) 영역의 폭은 이미터(E) 및 컬렉터(C) 영역의 폭보다 매우 좁은 형태로 되어있다.2. BJT의 동작BJT의 베이스(B)-이미터(E) 단자에 소신호 입력전압 Vbe를 인가하면 이에 비례한 베이스 전류 ib가 흐르고 ib가 증폭되어 컬렉터 전류 ic가 흐르게 된다. 이때의 증폭도는 ß가 되어 ic=ßib로 나타낼 수 있다. 결국 BJT의 ic의 표현식은 다음과 같이 표현할 수 있다.ic=gm Vbe =ßib (ß는 전류 증폭률이라고 정의한다.)아래의 그림은 BJT의 전기물성적 동작을 설명하기 위한 개념도를 나타내며 npn BJT를 예로 든다. 이미터-베이스 간은 순방향 바이어스 전압 Vbe, 베이스-컬렉터 간은 역방향 바이어스 전압 Vcb를 걸어주고 있다.우선 Vbe에 의하여 이미터 영역에 있는 다수 캐리어인 전자가 확산되면서 베이스 영역으로 이동해 들어온다. 베이스 영역으로 들어온 전자는 거의 모든 양이 Vcb의 강한 전계에 이끌리어 컬렉터로 이동하게 되고 나머지 약간의 전자가 베이스 영역의 다수 캐리어인 정공과 재결합하여 소멸되는데 이는 베이스 영역의 폭이 매우 좁고 도핑된 캐리어의 농도가 상대적으로 낮은 데 기인하는 것이다. 따라서 컬렉터로 이끌리어 이동한 자유전자는 컬렉터 전류 ic(방향은 전자의 이동방향과 반대)가 된다. 한편 베이스에서는 컬렉터로 이끌리어 이동하지 않고 남은 약간의 전자와 재결합하여 소멸되는 정공을 보충하기 위한 전류(ib2)가 흐르는데 이 두 전류 성분이 더해져서 베이스 전류 ib(=ib1 + ib2)를 이루게 된다. 따라서 이미터 전류 ie의 성분 ib1, 베이스에서 확산되어 넘어오는 정공에 의한 전류성분 ib2를 다 합친 값이 됨을 알 수 있다. 이를 식으로 표현해보면 다음과 같다.ie=ic+ib1+ib2=ic+ib3. 전압분배기 바이어스전압분배기 바이어스 회로는 FET 증폭기에 있어서 고정 VG 바이어스 회로와 형태가 동일한 바이어스 회로이다.위의 그림은 BJT 증폭기를 위한 직류바이어스 회로의 한 예인 전압분배기 바이어스 회로를 나타낸다. R1 및 R2로 구성되는 전압 분배기 회로를 통하여 공급전압 Vcc의 일부를 베이스-이미터 간에 직류바이어스 전압을 인가해 주고 있다. 이미터 저항 RE는 FET 증폭기 바이어스 회로에서 소스 저항 Rs의 역할과 동일하며 바이어스의 안정성을 확보해 주는 역할을 한다. 전압 분배 바이어스는 임의의 동작점을 만드는데 편리한 장점이 있다.이에 비해 고정 바이어스는 1개의 저항으로 바이너스 값이 고정되어 있다는 뜻이다.따라서 콜렉터전류의 많고/적음에 관계없이 고정되는 값이며 또한 온도변화나 부하의 변동에 연관 없이 고정된 바이어스를 의미한다. 동작점의 유동에 크게 민감하지 않은 소신호의 초단증폭에 많이 사용한다.4. 실험 순서1. ß 결정a. 트랜지스터 2N3904를 사용하여 그림 3-1의 회로를 구성하라. 저항값들을 측정하고 기록하라.b. 전압 VBE와 VRC를 측정하라.c. 측정한 저항 값을 이용하여 다음 식으로 베이스 전류 IB와 컬렉터 전류 IC를 계산하라.전류 IB를 계산하기 위해서 전압 VRB를 직접 측정하지 않았다. 왜냐하면 높은 저항 RB 양단에 미터를 연결하면 부하 효과를 나타내기 때문이다. 표 9.1에 IB와 IC의 계산 결과를 기재하라.d. 순서 1(c)의 결과를 이용하여 ß값을 계산하고 표 3.1에 기록하라. 이 실험 끝까지 트랜지스터 2N3904의 ß값을 이 값으로 사용하라.ß=Ic/Ib2. 고정 바이어스 구조a. 순서 1에서 결정한 ß, 측정한 저항값, 공급전압 Vcc, 측정한 VBE를 이용하여 그림 3-1의 회로에 대하여 전류 IB와 IC를 계산하라. 즉, ß값과 회로 변수를 이용하여 이론적은 IB와 IC값을 결정하라.IB와 IC의 계산값이 순서 1(c)에서 측정한 전압으로부터 결정한 값과 비교하면 어떤가?b. 순서 2(a)의 결과를 이용하여 VB, VC, VE, VCE 값을 계산하라.c. 그림 3-1의 회로에 전원을 인가하고 VB, VC, VE, VCE를 측정하라.측정값을 순서 2(b)에서 계산한 값과 비교하면 어떤가?표 3.1에 측정한 VCE를 기록하라.d. 다음 실험 순서는 높은 ß값을 갖는 트랜지스터에 대하여 위의 여러 단계를 반복할 것이다. 주 목적은 회로의 중요한 변수 값에 다른 ß값의 영향을 보여주기 위한 것이다. 먼저 다른 트랜지스터 특히 2N4401 트랜지스터의 ß값을 결정해야 한다. 그림 3-1에서 모든 저항과 전압 VCC를 순서 1과 같이 그대로 두고 2N3904 트랜지스터를 제거하고 2N4401 트랜지스터를 삽입하라. 그 다음 VBE와 VRC를 측정하라. 측정한 저항값으로 동일한 식을 이용하여 IB와 IC를 계산하라. 이때 2N4401 트랜지스터에 대한 ß값을 결정하라.표 3.1에 Ia, Ic, ß 값을 기록하라. 부가적으로 전압 VCE를 측정하고 기재하라.
실험 9. 차동 증폭기 회로목적(1) 차동 증폭기에서 DC전압과 AC전압을 계산하고 측정한다.(2) 이들 증폭기의 차동이득과 공통모드 이득을 계산한다.실험 소요 장비계측기오실로스코프, DMM부품저항4.3kΩ (1), 10kΩ (1)트랜지스터2N3904 (3) 또는 등가 트랜지스터전원함수발생기, 직류전원1. 이론1)차동 증폭기 개요차동 증폭기는 아날로그 집적회로를 구성하는 기본적인 기능 블록으로서 연산증폭기와 비교기 IC의입력단으로 사용된다. 차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의 출력단자를 가지며, 두입력신호의 차를 증폭하는 기능을 갖는다. BJT나 MOSFET로 구현될 수 있으며, 이미터 결합 차동쌍또는 소스 결합 차동쌍과 정전류원, 능동부하 등의 블록으로 구성된다.? 차동 증폭기의 구조 및 동작원리밑의 그림은 BJT 차동증폭기의 기본적인 구조이다. 두 개의 NPN 트랜지스터가 이미터 결합 차동쌍을 구성하고 있으며, 이 트랜지스터들은 정전류원에 의해 선형영역으로 바이어스 된다. 정전류원의 출력저항 Ro는 클수록 바람직하며, 여기에서는 Ro=인 이상적인 정전류원을 가정한다. 또한 차동쌍을 구성하는 두 트랜지스터는 특성이 정합(matched) 되었다고 가정한다. 입력신호는 차동쌍을 구성하는 각 트랜지스터의 베이스로 인가되며, 출력는 차동쌍의 컬렉터에서 얻어진다. 전원과 컬렉터 사이에 부하저항 Rc가 연결되며, 실제 IC에서는 능동부하로 구현된다.그림 차동증폭기의 동작을 이해하기 위해, 두 입력단자에 동일한 신호가 인가되는 경우와 서로 다른 신호가 인가되는 경우로 구분하여 생각해 보면 다음과 같다.그림-(2)는 두 입력단자에 동일한 신호, 즉 공통모드 전압이 인가되는 경우이다. 트랜지스터 Q1,Q2가 정합되어 있고 회로가 대칭구조를 가지므로, 바이어스 전류 I는 두 트랜지스터에 절반씩 분배되어 흐른다. 따라서 각 트랜지스터의 이미터 전류는가 되고, 이미터 전압은 다음과 같다.여기서 전압는 BJT의 베이스-이미터 전압이다. 트랜지스터의 전류이득이이라고 하면이므로, 각 트랜지스터의 컬렉터 전압은 다음과 같다.따라서 두 컬렉터 전압의 차는,즉, 이상적인 차동 증폭기에 공통모드 전압이 인가되어=0인 경우, 두 컬렉터 전압의 차는 0이 된다.그림-(3)은 차동 증폭기에 크기가 같고 위상이 반대인 전압가 인가되는 경우이며, 여기서 차동모드 전압는 수 밀리볼트 정도로 작다고 가정한다. Q1과 Q2의 이미터는 공통이므로가 되며, 따라서 트랜지스터 Q1의 컬렉터 전류는만큼 증가하여가 되고, Q2의 컬렉터 전류는만큼 감소하여가 된다.이로부터 각 트랜지스터의 컬렉터 전압은 다음과 같다.따라서 두 컬렉터 전압의 차는 다음과 같다.이상적인 차동 증폭기에 차동모드 전압이 인가되면 이는 컬렉터 전압의 차로 나타난다.그림그림? 차동 증폭기의 특성 파라미터차동증폭기의 성능은 차동모드 이득, 공통모드 이득, 공통모드 제거비 등으로 평가되며 차동모드 입력저항, 공통모드 입력저항, 차동모드 입력범위, 공통모드 입력범위 등의 파라미터를 갖는다.a) 차동모드 이득차동증폭기의 기본 기능은 두 입력전압의 차(즉, 차동모드 입력전압)를 증폭하는 것으로, 차동 모드 이득은 차동 증폭기의 성능을 나타내는 중요한 파라미터이다. 차동모드 입력전압에 대한 출력전압의 비를 차동모드 이득이라고 하며, 다음과 같이 정의된다.b) 공통모드 이득이상적인 차동증폭기는 공통모드 입력에 대해 두 컬렉터 전압의 차가이 된다. 그러 나 실제 회로에서 차동쌍 트랜지스터 Q1, Q2의 정합이 완전하지 않으면, 공통모드 입력에 대해 출력 전압이 발생 될 수 있다. 공통모드 이득은 공통모드 입력전압에 대한 출력전압의 비로 다음과 같이 정의된다.c) 공통모드 제거비공통모드 제거비는 밑의 식으로 정의된다. 이는 공통모드 입력이 출력되는 것을 억제하고 차동모드 입력만 증폭하여 출력하는 성능을 나타낸다. 차동모드 이득이 클수록 그리고 공통모드 이득이 작을수 록 CMRR이 커져 성능이 우수한 차동 증폭기가 된다. 통상적으로 70~80dB 이상의 CMRR 값을 갖도록설계한다.? BJT 차동증폭기a) 차동모드 이득:b) 공통모드 이득:c) 공통모드 제거비: CCRR =d) 차동모드 입력저항:?MOSFET 차동 증폭기a) 차동모드 이득:b) 공통모드 이득:c) 공통모드 제거비:CMRR=2. 실험순서1) BJT 차동 증폭기의 DC 바이어스a) 그림 9-1 회로의 어느 한 트랜지스터에 대해 DC바이어스 전압과 전류를 계산하라.b) 그림 9-1의 회로를 구성하라.(그림 9-1의 모든 저항의 측정값을 기록하라.)Vcc=10V, V=-10V로 설정하고, 각 트랜지스터의 DC 바이어스 전압을 측정하여 기록하라.측정값을 사용하여 다음을 계산하라.각 트랜지스터에 대한 값을 비교하여 두 트랜지스터가 잘 매칭되었는지 판정하라. 순서 1(a)에서계산된 값과 1(b)에서 의 측정값을 비교하라.2) BJT 차동 증폭기의 AC 동작a) 식(9-1)과 식(9-2)를 사용하여 그림 9-1 회로의 차동이득과 공통모드 이득을 계산하라.b) 그림 9-1의 (+)단자에는 주파수가 10kHz이고 실효전압이 20mV인를, (-)단자에는 0V를인가하라. DMM을 사용하여 출력전압을 측정하여 실효값을 기록하라.차동전압이득을 계산하라.c) 그림 9-1의 양 입력단자에 공통으로 주파수가 10kHz이고, peak-peak 전압이 1V인를 인가하라. 회로의 어느 한쪽 출력을 측정하여 기록하라.공통모드 전압이득을 계산하라.순서 2(a)에서 계산한 전압이득을 2(b)와 2(c)에서 측정한 전압이득과 비교하라.3) 전류원을 가진 BJT 차동 증폭기의 DC바이어스a. 그림 9-2의 증폭기에서 DC바이어스 전압과 전류를 계산하라.Q1또는 Q2 둘 중 하나에 대하여 계산하라Q3에 대하여 계산하라.b. AC 전원을 off한 후 그림 9-2의 회로를 구성하라. (또는 순서2의 회로를 개조하라.)(그림 9-2에서 사용된 저항의 값을 측정하여 기록하라.) DC전원(10v와 -10v)을 복원한 다음DC바이어스 전압을 측정하라.트랜지스터 Q1과 Q2에 대하여 측정하라.
실험11. 연산 증폭기 회로목적(1) 연산증폭기(OP-AMP)의 기본적 성질을 알아본다.(2) 반전 증폭기와 비반전 증폭기에 대해 알아본다.실험 소요 장비계측기DMM, 오실로스코프부품저항100Ω(2), 10kΩ(2), 100kΩ(2), 1MΩ(1)커패시터1μF(2)ICμA741(또는 등가) 연상증폭기(1)전원함수발생기, 직류전원1. 이론1)연산증폭기덧셈이나 적분등의 연산기능을 갖게 할 수 있는 고이득의 직류 증폭기이다. 연산증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 - Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다.그림 연산증폭기의 외형 및 기호2) 이상적인 연산증폭기와 실제적인 연산증폭기 특성? 이상적인 연산증폭기 특성a. 개회로 상태의 이득은= ∞가 된다.b. 입력 저항은 R i = ∞가 된다.c. 출력 저항은 R o = 0이 된다.d. 주파수 대역폭이 BW = ∞이다.e. 오프셋(off set ) 전압 및 전류가 0이다. (zero offset ).f. 온도에 따라 특성이 변화하지 않는다. (zero drift ).? 실제적인 연산증폭기 특성a.높은 전압 이득()b. 높은 입력 저항()c. 낮은 출력 저항 (.).d. 넓은 주파수 대역폭(BW은 ∞아니다.).e.오프셋(off set ) 전압 및 전류가 0이 아니다.3) 연산증폭기의 전기적 특성 개요? 입력 오프셋 전압 ( Input Offset Voltage : Voi )출력전압을 0으로 하기 위해 두 입력단자 사이에 인가해야 할 전압.? 입력 바이어스 전류 ( Input Bias Current : Ib )두 입력 단자를 os )출력 전압이 0일 때 두 입력단자를 통해 흐르는 전류 의 차이.? 입력저항 ( Input Resistance : Zi )입력단 접지시 두 단자 사이에서 증폭기 내부로 들여다본 저항성분.? 출력저항 ( Output Resistance : Zo )연산증폭기의 출력단에서 증폭기 내부로 본 저항성분.? 개방전압이득 ( Open-Loop Voltage Gain : AoL )외부의 귀환회로가 없을 때 연산증폭기의 이득.⑦ 회전율 ( Slew rate : SR )연산증폭기의 이득이 1일 때 출력전압의 시간에 따른 변화율.⑧ 동상신호제거비 (Common Mode Rejection Ratio : CMRR )두 입력단자에 동일한 신호를 동시에 인가했을 경우 입력신호에 대한 출력신호의 비.4)입력 오프셋 전압측정차동증폭기는 동일한 트랜지스터쌍이 1개의 이미터 저항에 연결되어 있다. 두 트랜지스터의 특성이 동일하면 이미터 저항을 통해서 흐르는 전류는 Q1과 Q2 의 이미터에는 같은 크기의 전류가 흐르므로, 등가회로는 그림(b)와 같이 그릴 수 있다. 여기서 각 이미터는 저항를 통하여 바이어스 되는 점에 주목하며, 이 등가회로의 이미터 전류는 원래 회로의 이미터 전류와 같다.등가회로에서 각 트랜지스터는 전원 와 저항 에 의해 이미 터 바이어스 되어 있다. 그러므로…①이 식은가보다 작아야 한다는 가정하에서 나온 식이다. 즉,이 조건이 만족되면, 각 베이스와 접지간의 직류전압은 근사적으로 0 가 된다 . 차동증폭기 회로에서 두 베이스를 모두 접지 시켰다고 가정하자, 만일 두 트랜지스터의 특성이 동일하면, 출력에서 정지 (quiescent) 직류 전압은…②여기서는 식①의와 근사적으로 같다. 이 접지 직류전압의 차를 출력오프셋 전압이라 한다.5) 입력바이어스 전류값이 동일한 입력 트랜지스터로 구성된 연산증폭기를 사용할 경우 입력 오프셋 전압은 0이 되지만, 바이어스 전류로 인한 문제가 야기될 수 있다. 연산증폭기의 어느 한 입력단자와 접지 사이의 궤환통로에 저항을 갖는다면 출력 오프 베이스 전류이 흐르기 때문에 비반전 입력 단자에는 다음과 같은 전압이 나타난다.이는 원치 않는 입력전압으로 이것이 증폭되어 출력 오프셋 전압으로 나타난다. 만일 입력 베이스 전류가 같다면 그림 b)와 같이 반전입력 단자에 같은 값의 베이스 저항을 삽입함으로써 출력 오프셋 전압을 제거할 수 있다. 이와같이 같은 베이스 전류로 베이스 양단의 전압강하는 같아지며 출력 오프셋 전압은 0으로 된다.입력 바이어스 전류는 2개의 입력 단자로 흘러 들어오는 전류의 평균값이다.즉6) 회전율(Slew Rate)연산증폭기의 교류동작에 영향을 미치는 사양(specificatidn) 중에서 회전율은 가장 중요하며, 그 이유로 회전율은 고역에서 출력전압의 크기를 제한하기 때문이다. 회전율을 이해하기 위해서 몇가지 기초이론을 이용하면, 커패시터의 충전전류는 다음과 같다.i:커패시터내로 흐르는 전류, c:커패시터의 용량값,:시간변화에 대한 커패시터의 전압변화율이 식을 다시 정리하면이 식으로 전압변화율은 충전전류를 커패시터의 용량값으로 나눈 것과 같다는 것을 알 수 있다. 그런데 충전전류를 크게 할수록 커패시터의 충전속도는 빨라진다. 만일 어떤 이유로 충전전류가 최대값으로 제한되는 경우, 전압변화율 역시 최대값으로 제한된다.출력 전압이 입력 전압에 충실하게 응답하지 않고 일정시간당 출력전압의 변화가 입력 전압에 관계없이 일정하게 된다. 즉 전압 이득이 1일 때, 시간 변화에 대한 출력 전압의 변화를 회전율(slew rate)이라 한다.SR =(= 1일 때)μA 741 연산증폭기의 대표적인 회전율 SR은 0.5[V/㎲]이다.7) 반전 증폭기그림2는 반전 증폭기이다. 증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상적인 연산 증폭기임을 표시한다. 가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 식(1)이 된다.??????????????다. 즉 증폭도는 단순히 두개의 저항비만에 의해서 결정된다. 식 (1)의 앞에 나타난 음의 부호는 신호전압 Vs 와 출력전압 Vo 간의 위상차가 180°임을 가리킨다. 즉 반전되었음을 나타낸다.????????????????????????????? 〈그림 ?2〉???그림 2의 회로에서, 신호전압에서 우측을 들여다 본 입력저항은 R1 이고, 출력전압에서 좌측을 들여다 본 출력저항은 0(zero) Ω이다.8) 비반전 증폭기그림 3은 비반전 증폭기이다. 출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있다. 이를 부궤환이라고 한다. 만약 출력단자가 비반전 단자인 (+)에 연결되면 이는 정궤환으로 구성되며, 그 특성은 부궤환인 경우와 판이하게 달라진다. 그림 3처럼 부궤환으로 구성되면 이는 증폭기이지만, 정궤환으로 구성되면 이는 증폭기가 아니다. 따라서 출력단자의 입력 연결 시에 그 극성에 주의해야 한다. 가상접지는 부궤환 회로에서 발생되는 것이지 정궤환 회로에서 발생되는 것이 아니다.???????????????????????〈 그림 3 〉?그림 3에서 연산증폭기의 입력저항이 무한대이기에 신호원에서 회로 쪽으로 흐르는 전류 I=0 이다. 가상접지에 의하여 Vs=n이 된다. 그리고 n점에서 연산증폭기의 (-)입력 단자 측을 들여 다 본 저항은 무한대이다. 따라서 전압 이득 식은 다음처럼 주어진다.?????????????????? ????식 (2)로부터 출력전압과 신호전압간의 위상차는 영임을 알게 되며, 따라서 그림 3의 회로를 비반전 증폭기라고 부른다. 식(2)역시 식(1)과 마찬가지로 이상적인 연산증폭기란 전제하에서는, 전압이득은 신호원의 전압파형과 주파수에 무관하게 식(2)로 주어진다.?그림 4는 비반전증폭기이다.??????????????????????????????????????〈 그림 4 〉9) 가산기 회로?그림 2에 보인 반전증폭기 입력단자를 한 개 더 추가한 것이 그림 5이며, 이를 서로 동일한 경우를 가정하면,???????????????????어진다. 식 (3)을 보면, 출력전압은 두 입력전압의 합과 같다. 따라서 그림 5를 가산기 회로라고 부른다. 식 (3)은 전체 응답은 부분응답의 합과 같다는 중첩의 원리를 나타내는 식이기도 하다.???????????????????〈 그림 5 〉2. 실험순서1) 741C 연산 증폭기의 Data sheet를 검토하여, 표 11.2에 파라미터들의 25C 대푯값과 치대값을 찾아 표를 작성하시오, 또한 측정값을 다음 과정을 통하여 채우시오.2) 741C 연산 증폭기의 입력 오프셋 전압,를 측정한다. 입력 오프셋 전압은 입력단자에 0을 가했을 때 출력단에 나오는 값이다.a. 표 11.3에 회로에 사용될 저항의 값을 측정하여 기록하시오.b. 그림 11.14와 같이 회로를 연결하시오. 파워 서플라이에 1μF 커패시터를 그림과 같이 연결하시오. 캐패시터의 극성에 주의하시오.c. 출력 전압를 측정하시오. 출력 전압을 폐루프 이득으로 나누어서 입력 오프셋 전압을구하시오. 오프셋 계산을 위해서 회로는 비반전 증폭기로 생각해야 할 것이다.d. 측정된 입력 오프셋 전압을 표 11.2에 기록하시오.3) 741C 연산증폭기의 바이어스 전류와 입력 오프셋 전류를 측정한다. 입력 바이어스 전류는 연산증폭기의 각 입력 단자에서 필요로 하는 입력 전류의 평균이다. 입력 오프셋 전류는 이들 두 전류가 얼마나 잘 조합되었나를 측정하는 것이다. 출력 전압이 0V일때 입력 오프셋 전류는 두 바이어스 전류와 다르다.a. 표 11.4에 회로에 사용될 저항의 값을 측정하고 기록하시오.b. 그림 11.15와 같이 회로를 연결하시오.c. 그림 11.15에서 R1고 R2를 지나가는 전압을 측정하시오. 옴의 법칙을 이용하여 각 저항의 전류를 계산하시오.d. 이 두 전류의 평균을 표 11.2의 입력 바이어스 전류()란에 기록하시오.e. 이 두 전류의 차를 표 11.2의 입력 오프셋 전류 ()란에 기록하시오.4) 동상 제거비, CMRR를 측정한다. CMRR은 연산 증폭기의 차 이득을 동상 이득으로 나눈비이다. 다음 식해서는
실험 4. 소신호 공통 이미터 증폭기* 이론개요공통 이미터(CE) 증폭기는 가장 널리 사용되는 BJT 증폭기이다. 여러 종류의 직류 바이어스(베이스 바이어스, 이미터 바이어스, 전압 분배 바이어스, 되 먹임 바이어스 등)를 가진 대부분의 회로들은 CE 증폭기 이며 가장 대표적인 예에는 다음과 같다.위 그림에서 알 수 있듯이 입력신호는 트랜지스터의 베이스 단자에 인가되고 출력신호는 트랜지스터의 콜렉터 단자로부터 얻어진다. 공통 이미터라는 용어는 다음의 두 가지 이유 때문에 사용되고 있다.? 트랜지스터의 이미터단자는 입력과 출력회로 모두에 대해 공통이다.? 트랜지스터의 이미터 단자에 나타나는 교류 전압 값이 일반적으로 0이 되도록 조절되어 이미터 단 자는 교류접지 상태에 있다. 이러한 교류 접지는 트랜지스터의 이미터의 접지사이에 연결된 바이패 스 커패시터 C3에 의해 생긴다.입력과 출력에 결합된 커패시터 C1과 C2는 직류파형을 막아주는 역할을 하며 전압분배법칙으로 저항 2개를 연결하여 Vbb를 대신하고, 입력저항을 연결한다. 또한 온도보상효과를 위해 Re를 이미터단에 연결하고 고주파 노이즈를 제거하여 이득을 높이기 위해 바이패스 커패시터 C3를 Re에 병렬로 연결한다.베이스-이미터가 순방향 바이어스 되었으므로 Be 공핍층의 폭은 좁아지고 베이스-컬렉터 접합은 역방향이므로 BC의 공핍층의 폭은 넓어진다. 그러므로 자유전자들은 고농도로 도핑된 N형 이미터 영역에서 P형인 베이스 영역으로 쉽게 확산되며, 베이스 영역은 엷게 도핑되고 폭이 좁으므로 매우 한정된 수의 정공을 갖기 때문에 BE접합을 통해 들어온 소수의 전자들만 베이스의 정공과 재결합하여 베이스 리드로 흘러나가 베이스 전류를 형성한다. P형 베이스 영역의 대부분 재결합하지 못한 전자들은 BC 공핍영역으로 확산하여 역방향 바이어스된 컬렉터 쪽으로 당겨진다. 이것은 입력된 베이스 전류 보다 컬렉터 전류가 훨씬 크게 나오기 때문에 전류 이득이 생긴다.교류 신호 전압 이득은 다음과 같이 정의된다.여기서 Vo, Vi는 둘 다 실효값, 피크값, 피크-피크 값이 될 수 있다. 입력 임피던스는 입력 신호 측에서 본 증폭기의 임피던스이다. 출력 임피던스 Zo는 부하에서 출력단 쪽으로 들여다 본 증폭기의 임피던스이다. 위의 그림의 전압 분배기 직류 바이어스 회로에서 모든 직류 바이어스 전압은 트랜지스터의 β값을 정확히 몰라도 근사적으로 결정할 수 있다. 트랜지스터의 교류 동적 저항 ?e 는 다음 식을 이용해 서 계산한다.무부하 조건에서 CE 증폭기의 교류 전압 이득은 다음과 같이 계산된다.Re가 커패시터에 의해 바이패스 되면 위식에 Re=0을 대입해 아래의 식을 얻을 수 있다.또한 교류 입력 임피던스는 다음 식으로 계산된다.Re가 커패시터에 의해 바이패스 되면 위 식에 Re=0 을 대입해 아래의 식을 얻는다.또한 교류 출력 임피던스는 다음과 같다.* 실험순서1. 공통 이미터 직류 바이어스a. 그림 4-1 회로의 저항값들을 측정하고 기록하라.b. 그림 4-1 회로의 직류 바이어스 값을 계산하라. 그 결과를 아래에 기록하라.식 (4.1)과 IE의 계산값을 이용해 ?e를 계산하라.(4.1)c. 그림 4-1의 회로를 구성하고 Vcc=10V로 설정하라. 다음 전압을 측정하여 직류 바이어스를확인하라.이 측정값이 순서 1(b)에서 계산한 것들과 비교해 근사한지 확인하라. 이미터 직류 전류를다음 식을 이용해 계산하라.IE의 측정값을 이용해 교류 동적 저항 β를 계산하라.?e 값을 순서 1(b)의 계산값과 비교하라.2. 공통 이미터 교류 전압 이득a. 식 (4.2)를 이용해 이미터가 완전히 바이패스되는 증폭기의 전압이득을 계산하라.(4.2)b. 주파수 ?=1kHz이고 실효값은 Vsig=10mV인 교류 입력신호를 인가하라. 출력 파형을 오실로스코프 에서 관찰하고 파형에 왜곡이 없도록 하라. (왜곡이 있으면 입력 신호를 줄이거나 직류바이어스를 확인하라. ) 이때 오실로스코프나 DMM을 사용하여 교류 출력 전압을 측정하라.측정값을 이용해 회로의 무부하 전압 이득을 계산하라.Av의 측정값을 순서 2(a)의 계산값과 비교하라.3. 교류 입력 임피던스 Zia. 식(4.3)을 이용하여 Zi를 계산하라. β 값으로는 트랜지스터 커브 트레이서나 β 테스터를 이용한측정값이나 규격표에 명시되어 있는 값(예를 들어 β =150)을 사용하라.b. Zi를 측정하기 위해 그림 4-2와 같이 입력 측정 저항 Rx=1kΩ을 연결하라. 실효값이 Vsig=10mV
BJT의 고정 및 전압분배 바이어스
