*형* 스토어

*형*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

6개
전체 판매량

73개
최근 3개월 판매량

0개
자료후기 점수

평균B
자료문의 응답률

-

전체자료 6개

레치업 평가A+최고예요

LATCHUP 현상이란?Latch up 현상에 대해 알아보기 전에 간단히 CMOS 에 대해 알아보면, COMS는 증가형 pMOS와 nMOS로 구성된다. 높은 입력전압에서 nMOS는 ON, pMOS는 OFF 상태이며 낮은 입력전압에서는 nMOS는 OFF, pMOS는 ON이다. 즉 CMOS는 ON,OFF상태를 변화시킬 때에 전력을 소비한다. Latch-up은 고전류, 저전압 상태로 주로 4층pnpn 구조에서 발생한다. SCR동작은 기생 pnp 와 npn 트랜지스터들의 상호작용으로 일어나는데, CMOS IC에 기생 CMOS 동작에서 두 기생 BJT tr들은 차단상태이지만, 몇가지 이유로 애벌런치 항복이 p-well 과 n기판 접합부에서 일어나 두 bjt tr들은 포화상태로 구동될 수 있다. 이것을 레치업 이라고 부른다. 조금 더 자세히 설명하자면, CMOS에서 N-well 과 P-well이 조합되며 기판들은pnpn 구조를 가지게 된다. Gate, Drain Source만 동작해야 하지만 모든 반도체 소자에는 기생 커새피터와 저항이 존재한다. 반도체 소자의 PN접합은 기생 커패시턴스와 저항에 의해 기생 Tr를 만들고, 이 기생 TR에 의해 VDD와 VSS 사이가 쇼트되어 전류통로를 형성하여 집적회로에 수백mA 이상의 전류가 순간적으로 흘러 파괴되는 현상을 Latch Up이라 한다. MOSFET 의 구조상 기생 BJT에 의한 비정상적인 드레인 전류-전압 특성은 n 채널 MOSFET과 p 채널 MOSFET을 켤레로 사용하는 상보형 MOS 구조에서도 나타난다. 그림2-10에서 볼 수 있듯이, 정상적인 트랜지스터의 p-n접합은 역방향 전압이다. 이는 기생 바이폴라 트렌지스터는 전도되지 않는데, 래치업 현상은 p-n접합에 갑작스럽게 순방향 전압이 걸려서 발생한다. pMOS 확산과 n-well 사이의 접합 혹은 nMos 확산과 기판사이의 접합일 수도 있다.그렇다면 Latch up 의 원인은 무엇일까? 크게 네 가지 정도로 구분할 수 있다.1. 입력 또는 출력 때문에 Voltage overshoot 및 under shoot 에 의해 0V 이하 및 0.7V이상의 전압이 인가되어 pn junction이 turn on 되는 경우2. 시스템에서 각 칩들의 공급전압이 가해지는 순서가 잘못된 경우.3. 실리콘 기판에 N-MOSFET의 hot electron 현상에 의해 기판 전류가 흐르는 경우4. 빠른 신호 전압에 큰 변위 전류가 기판이나 well 에 유기되는 경우.래치업 현상을 방지하기 위한 기술들은 LPT(Latchup Protection Technology)회로를 만들거나 Tr간 절연장벽을 만들거나, 애피택시층을 설치하고 이온주입을 사용하여 퇴화well을 만드는 방법과, 입출력 단자의 전압레벨을 Vcc보다 높게 하거나 Vss보다 낮게하지 않거나, 노이즈나 서지의 유입이 없도록 하고, 미사용 입력 단자의 전위를 Vcc 또는 Vss에 고정하거나 출력부에 과전류가 흐르지 않게 하는 등도 해결책이 될 수 있다.(1) 소자 절연반도체 집적회로 공정에 있어 소자고립공정은 실리콘 칩 내에 수백만개의 소자가 독립적으로 절연되어야 하므로 집적회로 공정에서 가장 중요한 공정 중의 하나이다. 즉 NMOS와 PMOS를 고립시켜 두 트랜지스터에 기생적으로 발생되는 SCR(Silicon COntrolled Rectifier)구조를 없앨 수 있다. 다시 말해 소자 절연은 CMOS 플래너 제조공정에서 기생 저장 트랜지스터를 제거하거나 감소 시킨다. 현재는 LOCOS, Trench Isolation, Selective Epitaxy, Wafer Bonding, SIMOX 등이 있다. 소자의 절연을 위해서 공간을 최소화 해야 집적회로의 성능 감소를 피할 수 있는데, 즉 다른 장치 사이의 접합깊이, 게이트 산화막 뚜게 등과 같은 크기를 조정하도록 고려해야 한다. 이중 대표적인 LOCOS 방식과 가장 적합한 방법인 좁은 트렌치 고립에 대해 알아 보았다.첫째, 국부산화(Local Oxidation)이란 0.35μm 또는 그 이상 크기의 웨이퍼 제조에 쓰이는 전형적인 방법으로, 실리콘 질화물을 산화막 성장에서 그 부분을 정의하기 위한 패턴 역할을 한다. LOCOS 절연 구조는 초미세한 구조의 디바이스를 절연하기에는 매우 크고 0.25μm 그 이하에서는 수평적 성장을 이루기 때문에 고밀도 기술에서는 사용이 불가하다.둘째, 좁은 트린체 고립(Shallow Trench Isolation)STI는 0.25μm 와 그 이하의 웨이퍼 제조공정에 사용된다. STI 기술은 LOCOS 보다 더 복잡한 공정단계를 거쳐야 하기 때문에 LOCOS 보다 많은 비용이 요구 되지만, 다음과 같은 이유 때문에 STI 기술을 더 선호한다.1. 디바이스 절연 특히 DRAM장치에서 더욱 좋은 절연효율을 보인다.2. TR의 절연에서 표면 넓이의 큰 감소를 가져온다.3. Latch up 보호에 더 뛰어나다.4. 채널의 침입이 없다.5. 화학적 기계적 평탄화와 양립 공존이 가능하다.(2) 애피택시층에피택시는 단결정으로 이루어진 웨이퍼 기판 표면 위의 단일 결정 물질의 얇은 층을 증착하는 것으로 이것을 애피택셜층 혹은 애피층 이라고 부른다. 이러한 에피층은 CMOS 소자에서 래치업 발생을 감소시킨다. 대다수의 애피택셜 반응 장치는 고온 CVD 시스템이다. 실리콘에 애피층을 성장시키는 방법은 크게 세 가지가 있다.첫째, 기상 에피택시.웨이퍼 제조공정에서 에피택셜 성장에 가장 많이 이용되는 방법은 CVD의 일종인 기상 에피택시이다. 실리콘 VPE는 800도 이상에서 1500도로 가열되는 단 결정 실리콘 웨이퍼에 원하는 화학물질의 가스 혼합물을 통과시킴으로써 구성된다.둘째, 유기금속 CVD(MOCVD)다른 에피 성장법은 일반적으로 MOCVD라 부르는데, 이것은 산화물과 금속 비정질막과 다결정체의 증착을 동등하게 적용할 수 있다. MOCVD는 VPE의 형태이며, 일반적으로는 잘 사용되지 않고 저온에서 유기금속의 재료인 3종과 5종의 혼합물인 GaAs처럼 화합물 반도체 에피층이 증착될 때 사용한다.

공학/기술| 2017.11.01| 4페이지| 1,000원| 조회(286)

latch up, 반도체 집적회로, 레치업

미리보기

닫기
반도체 소자 공정기술 10장 솔루션

10. 산화공정1. 성장되는 산화막과 증차되는 산화막의 차이점을 설명하라.성장된 산화물층은 실리콘 기판과 반응하기 위해서 고온 환경에서 외부에서 공급된 고순도 산소에 의해서 발생된다. 고온 산화공정은 웨이퍼 제조공정 설비의 확산 영역에서 발생한다.증착도니 산화물층은 외부에서 실리콘 소스와 산소를 사용함으로써 발생되고 이런 물질들은 웨이퍼 표면에서 박막을 형성하기 위해서 공정실에서 반응하게 된다.2. 웨이퍼 표면의 토폴로지를 설명하라.산화층이 성장되면 후에 트렌치 콘덴서 또는 내부 연결용 도선과 같은 회로 성분의 구성에서 사용되는 3차원 형태를 구하기 위해서 이어지는 연속 공저을 통해 변형되고 웨이퍼 표면에서 지형학 또는 지면 위상 기하학을 참고로 하여 3차원 형태로 발생된다.3. 열공급에 대해서 정의하고 과도한 열 공급이 바람직하지 않은 이유를 설명하라.웨이퍼 가공을 위한 열의 공급 요소는 급속하게 감소한다. 반도체 공정의 최종 목표는 웨이퍼에 노출되는 열을 최소화하는 것이다. 전도성 경로를 전반적인 저항의 증가를 가져오는 금속-산화물층 내부연결의 음성 접촉저항의 증가를 가져온다.4. 열 산화된 이산화규소의 또 다른 이름은 무엇인가?열산화물5. 이산화 규소의 원자구조를 설명하라.4개의 산소원자에 둘러싸인 실리콘 원자로 구성되어 있다. 광범위의 주기적인 결정체의 배열을 갖고 있지 않다. p.2776. 표면보호에 대해서 설명하고 그 이득에 대해서도 언급하라.웨이퍼 표면에서 성장된 이산화 규소는 실리콘에서 민감한 소자를 보호하고 격리하기 위한 효과적인 장벽의 역할을 한다. sio2는 실리콘 표면에서 활성 소자를 분리시키는 데 효과 적인 매우 강하고 조밀한 구조를 갖는 물질이기 때문에 물리적으로 소자를 보호한다. 공정상 손상과 긁힘으로부터 실리콘을 보호한다.7. 자장 산화층을 설명하라. 두께의 범위도 설명하라.실리콘 웨이퍼 표면에서 전하축적에 의해서 발생되는 금속층에서 전기적 충전을 방지하기 위해 필요하다. 금속층으로부터 전하축적을 억제하는 산화물의 두꺼운 층은 전형막의 집적도에 대해서 설명하라.ULSI 시대에는 MOS 기술의 광범위한 사용은 공정 개발에서 주요 관련 게이트 산화물의 구성을 만들게 된다. 소자의 신뢰성이 중요하므로 게이트 산화물은 집적된다. 막 두께의 균일성을 가진 높은 품질은 유지하면서 오염물질은 갖지 않는 것이 필수적이다.10. SiO2가 어떻게 불순물 장벽으로 이용되는지 설명하라.산화층이 실리콘 표면에서 성장하면, 불순물 물질은 웨이퍼로 들어가기 위한 창을 생성시키기 위해 마스크 개방으로 sio2를 식각시킨다. 산화물은 틈이 없는 불순물 확산으로부터 실리콘의 표면을 보호한다.11. 웨이퍼 제조공정에서 열 산화막이 응용되는 분야를 설명하라. 각 분야의 목적을 설명하라.p.282 표10-212. 건식 산화의 화학적 반응을 설명하라.si(solid) +O2(gas) -> sio2(solid)이 작용의 속도와 성질은 다양하고 실리콘 웨이퍼 표면과 반응온도를 산소가스의 순도에 의 영향을 받는다. 실리콘이 실내온도에서 공기로 노출될 때 자연스럽게 발생한다. 온도가 증가하면 반응률 증가된다. 웨이퍼 제조공정이 이루어지는 동안 실리콘의 산화작용을 위한 전형적인 온도는 750℃에서 1100℃ 사이이소 다른 산화 공정 단계에 따라서 다르게 가변된다. 로의 온도는 임의의 동작에서 정확하게 제어된다. 온도와 시간에 따른 건식 산화 공정의 산화물의 두께의 범위는 그림 10-에 표시되어 있다.13. 건식산화의 화학적 반응을 설명하라. 건식산화와 비교할 때 어느 것이 더 빠른가?si(solid) +2H2O(gas) -> sio2(solid) + 2H2(gas)습식 산화 공정에서 건식 산소 대신 수증기로 포화된 산소를 사용하게 된다. 젖은 공기에서의 더 빠른 성장률은 Sio2에서 산소보다 수증기의 용해도가 더 크고 더 빠르게 확산되기 때문이다. 그렇지만 건식 산소에서 성장되는 산화물보다 덜 조밀한 층을 만들기 때문에 화학반응에 의해서 만들어진 수소 분자들은 고체 Sio2층에서 포획된다.14. 만약 열 산화막이 2000A 성장된다원자들은 높은 고밀도의 영역에서 저밀도의 영역으로 고체, 액체. 또는 가스 상태로 확산되고 이런 열에너지에 의해 가속된다.16. Si/ SiO2계면에서 발생되는 산화막의 종류를 4가지 설명하라. 산화막 전하는 바람직한 것인지 아닌지를 설명하라.구조상의 결함, 산화 유도된 결함, 또는 이동하는 이온성 불순물로부터 기인되는 다른 전하들은 +전하와 -전하로 구성된 경계면에서 트랩되는 전하를 포함하는 경계면에 축적된다.경계면에서 전하의 축적은 정상적인 소자의 동작에서는 바람직하지 않고 받아들일 수 없는 값으로 이동하기 위한 MOS 소자의 임계 전압을 발생시킬 수 있다.17. 산화 공정이 진행되는 동안 염소 매개체를 사용하는 두 가지 이유는 무엇인가?경계면에서의 전하 축적을 중화시키기 위한 역할을 할 수 있다.염소의 존재는 로 장비, 공정 재료, 조작으로부터 발생한 이온 오염물질을 실제로 고정시킬 수 있다.18. 산화막 성장률을 설명하라. 영향을 미치는 파라미터는 무엇인가?산화물 성장률은 웨이퍼에서 얼마나 빠르게 산화물이 성장되는지를 설명한다. 그것은 온도 압력 산화되는 상태 실리콘 결정방위 도핑준위와 같은 매개변수에 좌우된다. 성장률은 확산이 빠르게 발생한다면 열공급을 감소시키기 위한 역할을 하는 웨이퍼 공정 시간이 감소될 수 있기 때문에 중요하다. (와우!)19. 열 산화 공정에서 선형 성장 단을 설명하라. 두께의 범위에 대해서도 설명하라. 이런 성장을 식으로 표시하라.20. 금속 산화 성장의 반응률 제어의 의미에 대해서 설명하라.21. 열 산화 공정에서 포물선 성장 단을 설명하라. 두께의 범위에 대해서도 설명하라. 이런 성장을 식으로 표시하라.포물선 단계에서 산화물의 성장은 선형단계보다 훨씬 더 느리다. 이것은 산화물층이 점점 더두껍게 될 때 산소가 경계면에 도달하기 위해 더 긴 거리로 확산되어야 하기 때문이다. 두께는 150Å을 전후해서 시작된다.p.28722. 금속 산화 성장의 확산 제어의 의미에 대해서 설명하라.23. 도핑이 산화막 성장에 미치는 영향에 대해 크기 때문에 선형 산화속도는 결정방위에 의존한다. 따라서 100평면위의 실리콘 결정보다 111평면위의 실리콘 결정이 선형단계에서 더 빠른 속도로 산화시킬 것이고 더 큰 전화증가를 가지고 있다. 포물선 단계동안 포물선 속도 상수 B는 실리콘 기판의 결정방위와 무관하다. 111 평면과 100평면에서의 산화성장률 차이는 거의 없다.25. 압력이 산화막 성장에 미치는 영향에 대해서 설명하라.산화물 층의 성장률의 실리콘 경계면의 가스 단계로부터 산화제의 이동에 의존하기 때문에 성장률은 압력과 함께 증가한다. 고압은 산소원자가 더 빨리 성장 산화물을 관통하도록 하면서 선형 포물선 속도 상수를 증가시킨다. 이런 상태는 동일한 온도에서 더 빠른 산화물 성장을 시키거나 등가의 성장률을 얻기 위해서 온도를 감소시키게 된다.26. 플라즈마가 산화막 성장에 미치는 영향에 대해서 설명하라.플라즈마가 강화된 산화는 열적 공급을 감소시키면서도 낮은 온도에서 산화물 성장률을 증가시키는 또 다른 방법이다.27. LOCOS란 무엇인지 설명하라. 이런 공정이 열 산화 공정에서 어떻게 사용되는지를 설명하라. 산화막층을 구성할 때 나타나는 새의 부리효과에 대해서도 설명하라. 이것은 바람직한 조건인지도 한단하라.0.25마이크로 미터보다 큰 특성을 가지는 소자를 격리시키기 위한 일반적인 방법은 실리콘의 국부적인 산화를 이용하는 locos기술이다. 증착된 실리콘 질화물층이 산화 장벽으로 이용된다. 산화물이 실리콘을 덮고 있는 질화물에서는 성장하지 않을 것이기 때문에 선택적인 열적 산화물 성장을 식각할 수 있다. 열적 산화후에 질화물과 밑에 놓인 모든 산화 장벽은 소자형성을 위해 준비되어 있는 노출된 실리콘 표면 부분을 제거시킨다.산화물을 통해서 산소가 확산될 때 모든 방향으로 이동한다. 산소 중 일부는 다른 산소 원자와 실리콘을 이동시킨다. 이것은 질화물 마스크 아래 산화물의 측면 성장이 약간 있다는 것을 의미한다. 산화물이 소비된 어떤 실리콘보다 더 두껍기 때문에 질화물 마스크에서의 성장은 질화물 증착되고 패턴화 된다. 마스크를 통해 노출된 영역에서 150~200Å의 두꺼운 산화물층의 열적 산화에 의해서 실리콘 트랜치의 식각을 한다. 열적으로 성장된 산화막은 실리콘 표면을 보호하고 실리콘과 증착된 트렌치 채움 산화막 사이의 장벽 역할을 한다.29. 산화층에서 발생되는 응력의 원인을 설명하라.응력은 웨이퍼의 일탈과 실리콘 웨이퍼의 슬립형태로 결함생성의 기여할 수 있기 때문에 부적절하다. 열적 성장한 sio2막에서 측정된 응력은 압축 형태로 발견되고 비교적 작은 크기를 가지고 있다. 산화막의 응력은 si와 sio2의 열팽창 계수 사이의 차이에 기인된다. 산화물 층의 응력은 산화된 표면이 볼록하게 하기 위하여 웨이퍼를 휠 수 있다.30. 산화막에 유도되는 스택형 고장에 대해서 설명하라.습하거나 건조한 열적 산화는 si와 sio2 사이의 경계면에서 스택형 고장의 유도시키는 산화를 구성할 수 있다. OISF가 pn접합의 인접 부근에 존재한다면 스택 고장은 누설 전류를 증가시키는 원인이 된다. 염소와 초과 틈새에 있는 실리콘 원자를 제거할 방법을 제공하면서 실리콘 표면에서 빈 곳 형성을 증진하기 때문에 염소를 이용해 열적 산화를 실행하면 OISF 형성을 크게 줄일 수 있다.31. 열공정 장비를 세 가지 설명하라.수평적 반응 로반도체 산업에서 일찍이 열적 웨이퍼 공정에서 사용된 내구성을 갖는 기계 웨이퍼가 위치하고 가열되는 곳의 석영관의 수평적 위치 때문에 이름이 수평적 반응 로수직적 반응 로수평 반응 로보다 더 좋은 온도 제어와 균일성을 갖는다.빠른 열적 프로세서 : 단일 웨이퍼전형적으로 복사열 소스나 냉각 소스를 가지고 한번에 하나의 웨이퍼를 처리하는 시스템32. 고열로 가열된 벽을 갖는 반응 로를 설명하라.수평, 수직적 반응 로33. 수직 반응 로와 수평 반응 로의 5가지 기능에 대해서 설명하라. 어떤 형태의 반응 로가 적합한지 결정하라.p294 표10-334. 수직 반응 로의 5가지 구성 요소를 설명하라.공정실웨이퍼 이송 시스템가스 분배시스템배기관 시스템온도

공학/기술| 2017.11.01| 9페이지| 1,000원| 조회(352)

공정기술, 10장 솔루션, 반도체 소자 공정기술

미리보기

닫기
트랜지스터 증폭기 설계1

트랜지스터 증폭기 설계 9 조 Team Project직류 바이어스 회로증폭기 설계공통 이미터 증폭기 입력신호 =1sin(2 π ft)mV =10Ω f =(100+10× 조 )KHz 트랜지스터 특성 =150V 100 이미터 접합면적 소자 값 =30V 설계조건 =(1+0.5X 조 )mA 설계 조건 =(-40+2X 조 ) 설계하여 구하는 값 ? ? ? ? ? ? ? 공통 이미터 증폭기 설계조건공통 이미터 증폭기직류 등가 해석테브난 직류 등가 해석교류 등가 해석공통 이미터 피스파이스 결과공통 이미터 전압증폭 결과 그래프공통 이미터 전류증폭 결과 그래프공통베이스 증폭기 입력신호 =1sin(2 π ft)mV =10Ω f =(100+10× 조 )KHz 트랜지스터 특성 =150V 100 이미터 접합면적 소자 값 =30V 설계 조건 =(1+0.1X 조 ) mA 설계하여 구하는 값 ? ? ? ? ? ? ? 공통 베이스 증폭기 설계조건공통 베이스 증폭기직류 등가 해석교류 등가 해석공통 베이스 피스파이스 결과공통 베이스 전압 증폭 결과 그래프공통 베이스 전류 증폭 결과 그래프공통 콜렉터 증폭기 입력신호 =1sin(2 π ft)mV =10Ω f =(100+10× 조 )KHz 트랜지스터 특성 =150V 100 이미터 접합면적 소자 값 =30V 설계 조건 =(1+0.5X 조 )mA 설계하여 구하는 값 ? ? ? ? ? ? ? 공통 콜렉터 증폭기 설계조건공통 콜렉터 증폭기직류 등가 해석테브난 직류 등가 해석교류 등가 해석공통 콜렉터 피스파이스 결과공통 콜렉터 전압 증폭 결과 그래프공통 콜렉터 전류 증폭 결과 그래프감사합니다{nameOfApplication=Show}

공학/기술| 2017.11.01| 33페이지| 3,000원| 조회(150)

BJT, 공통이미터, 공통베이스, 공통콜렉터

미리보기

닫기
RGBW에 들어가기 앞서 현존하는 디스플레이 종류는 크게 LCD

RGBW에 들어가기 앞서 현존하는 디스플레이 종류는 크게 LCD, OLED, QD 등이 있다. CRT TV에서 LCD라는 액정 TV로 혁명적인 발전이 있었으나, 색재현율이 6-70% 정도이고 응답속도가 느린 단점을 보완하기 위해 삼성과 LG는 각 회사의 방식으로 색재현성이 높고 응답속도가 빠른 프리미엄 TV를 개발한다. 삼성은 QD, LG는 WOLED. 우리가 흔히 알고 있는 OLED TV는 대면적으로 LG에서 개발한 WOLED 이다. 삼성에서 RGB를 각각 따로 증착시키는 방식을 적용하여 R,G,B, 모두 완전하게 구현되는 가장 이상적인 OLED TV를 출시하였으나, 대형화면에 적용하기 어려운 공정인 FMM마스크 때문에 수율이 굉장히 낮고 단가가 매우 높아 결국 사라졌다. *여기서 FMM마스크란? OLED Color 구현 방법중의 하나로 공통층에서 사용하는 마스크보다 훨씬 미세한(R, G, B)단위의 마스크를 이용해서 증착을 하는 방법으로, 미세한 마스크에 대해서 Glass와 밀착도를 높이기 위해서 마스크 프레임에 정밀하게 용접하여 사용을 하게 된다. 2세대 급에서는 보편적으로 사용되었지만 OLED 기판 사이즈가 증가함에 따라서 다른 방법들이 고려되고 있다. 크기가 커짐에 따라 바로 적용이 힘들기 때문에 몇 개의 Block으로 나눠 사용하는 분할 마스크 방법도 사용된다. 결국 삼성은 LCD TV의 단점이었던 색재현율을 높이기 위해, OLED TV를 포기하고, QD라는 퀀텀닷을 개발하여 색재현율이 높은 프리미엄 TV를 만든다. QD 라는 것은 물질의 크기가 수 nm로 줄면 전기, 광학적 성질이 크게 변화하고 기존 발광체보다 색 순도와 광 안전성이 높고 전압이나 빛을 가하면 크기에 따라 각각 다른 색을 내는 nm 크기의 반도체 결정이다. QD의 큰 특징은 입자의 크기에 따라 방출되는 스펙트럼이 연속적으로 변하게 되어 한가지 물질로 여러 색을 만들 수 있는 특징이 있다. 일반적으로, 두가지 색을 섞어 543nm 의 파장을 만들 수 있으나, 544nm의 색은 구현해 내지 못하는 반면, QD는 크기만 적당히 바꿔주면 544nm의 색을 재현해 낼 수 있다. 또한 QD는 입자가 작을수록 파장이 긴 장파장을 훕수한다. 삼성은 독극성이 없는 QD의 개발로 현재 색재현성 100%-110%에 도달하는 프리미엄 TV를 만들었다. 기존 LCD TV에 QD 시트만을 추가했기 때문에 기존 LCD 공정을 그대로 유지할 수 있는 장점도 있다.Ex) 2nm QD는 파장이 긴 Red를 흡수하여 Blue 색을 표현한다.8nm QD는 파장이 짧은 Blue를 흡수하여 Red 색을 표현한다.반면에 LG는 프리미엄 TV를 만들기 위해 WOLED를 개발한다. WOLED 라는 것은 RGB를 각각 따로 증착시키는 방식이 아닌, RGB 모두를 적층 방식으로 쌓아 올리는 방식이다. WOLED를 이해하기 위해서는 OLED의 정의와 구동 원리를 이해해야 한다.OLED(Organic Light Emitting Diode, 유기발광다이오드)란, 기존 LED와 다르게 유기물질(탄소)를 이용해 자체 발광이 가능하게 만들어진 다이오드로서, Organic은 주로 “탄소를 포함한 화합물”을 가르 키는 말이다. 장점으로는 완전한 고체상태의 소자이다. 자체 및 방출형 소자로 휘도와 효율이 높고 대조비 우수, 시야각 넓으며, 후면 빛 불필요, 동작속도가 매우 빠르고 동작전압을 낮게 구동하여 저소비 전력화 가능. (R,G,B를 각각 만들면 전력효율이 좋다)컬러필터가 없기 때문에 빛 거의100%투과, 색 표현 우수. 제조 공정 면에서 볼 때 공정온도가 낮아 플라스틱 등 유연성 있는 기판 사용가능하며 대면적 공정 가능.상대적으로 가벼운 탄소물질이라 가볍고, 디스플레이를 얇게 제작 가능함.단점은사이즈 커질수록 필요 전류량 증가. RGB를 각각 만들기 어려운점. 수명이 비교적 짧음.OLED의 구조에 대해 알아보면1) Cathode(-)전자를 주입하는 곳, 반사층의 역할. - 뒤로 나가는 빛을 앞으로 보내주기 위해 반사율이 어느정도 있는 금속을 사용하고 또한 ETL로 전자를 잘 주입하기 위해 일함수가 낮은 금속 (Ca, Al:Li, Ma:ag 등)을 사용한다.2) EIL(전자주입층): Cathode에서 생기는 전자를 주입해주는 층.3) ETL(전자수송층) Electron Transfer Layer: 전자주입층에 들어온 전자를 EML로 전송하기 위한 층4) EML(발광층): 정공과 전자가 재결합 하여 빛을 방출해주는 충5) HTL(정공수송층) 정공주입층에 들어온 정공을 EML로 전송하기 위한 층. 모빌리티 컨트롤 역할.6) HIL(정공주입층): 정공이 쉽게 발광층으로 손실없이 들어갈 수 있게 만들어 주는 층.7) Anode(+): 정공을 주입하는 역할. 일함수가 높은 물질 사용. 투과율이 중요하므로 빛을 통과시켜 주기 위한 투명전극(ITO) 사용.그렇다면 OLED의 발광 원리 및 순서는 어떻게 될까?1) Hole 과 Electron이 주입됨 → hole 과 electron이 EML로 이동.→ 전자와 정공이 합쳐져서 exciton을 만듬 → 그 exction이 Relaxtion(안정화, 에너지 잃음) 되면서 빛을 방출하고 생성된 빛이 ITO 쪽으로 나간다.OLED의 최대 장점은 BLU(Back Light Unit)이 필요 없다는 것이다. LCD의 경우 BLU에서 White Color를 구현하여 Color Filter를 거쳐 색을 재현하지만 OLED 에서는 자체에서 빛을 만들기 때문에 C/F가 필요 없다.그렇다면 WOLED는 무엇일까? 기존 OLED 공정방식을 그대로 적용하면, 소형 화면에서는 FMM 마스크 공정으로 가운데 부분의 패널이 처짐 현상이 발생하여 공정이 매우 어려워지고 수율이 안나오기 때문에 대형 oled 화면에도 적용할 수 있는 Tandem 구조를 사용한다. Tandem 이란 기계적으로 나란히 결합한 2쌍 이상의 장치 라는 뜻으로서 R,G,B의 결합을 의미한다. Tandem은 단순히 EML 층을 R,G,B로 ㅆㆍㅎ아 올린 것이 아닌 Emission Unit R, G, B를 쌓아 올려 만든 White를 사용하는 것이다. 여기서 CGL 이란 Carge Generation Layer 이란 뜻으로 전자와 홀을 이동할 수 있도록 페르미 장벽을 낮춰 주는 역할을 한다. 종합해보면 WOLED의 Tandem 구조는 한 개의 전자와 홀을 Metal, ITO에서 전계를 걸어 넣어주고 이때 전계로 인한 CGL에서도 전자와 홀이 방출된다. 2. 각각의 EML에서 역시 엑시톤이 만들어 지고, 3. 각각의 EML에서 빛 에너지를 방출하고 이때 R,G,B가 합쳐져서 White를 구현하게 된다. 또한 Tandem을 생각하게 된 이유는 Blue 형광의 수명과 효율 때문이다. BLue 경우 효율 25%의 형광 재료와 OLED의 수명을 늘리기 위해서는 BLue의 양을 늘려야 하기 때문이다. Tandem은 전체 픽셀에 청색 발광층을 넣을 수 있기 때문에 R,G,B OLED 보다 청색의 양을 늘릴 수 있게 된다. 그렇기 때문에 수명과 효율 문제 개선에서 Tandem이 매우 유리하다. WOLED는 FMM 마스크 방식이 아닌 OPEN MASK 방식을 이용하는데 둘의 차이를 살펴보면 아래 표와 같다.

공학/기술| 2017.11.01| 4페이지| 2,000원| 조회(146)

OLED의 구조, RGBW WOLED, FMM 증착 방식

미리보기

닫기
TFT종류와 MOSFET 비교

디스플레이 공학Thin Film Transistor 종류, 구조, 특성 비교, Single Crystal MOSFET과 TFT 비교.(1) Thin Film Transistor 종류TFT(Thin Film Transistor)박막 트랜지스터 란? 액정 표시 방식 중 하나로서, 간단하게 “절연성을 가진 기판에 반도체 박막을 입혀 만든 전계효과 트랜지스터” (Field Effect Transistor FET) 라고 표현할 수 있다. FET소자와 구조 및 구동 원리가 매우 유사한데, 게이트(Gate), 소스(Source), 드레인(Drain)을 가지고 있는 3단자 소자이다. Gate 에서는 전압을 조절하여 ON, OFF 상태로 스위칭 동작을 하고, Source에서 전자를 공급하고 Drain에서 공급된 전자를 받는다. 과거 액정을 이용한 디스플레이는 상부와 하부의 직선형 전극 띠를 교차하여 화소를 구성하거나 미리 정해진 전극 모양에 따라 표시하는 형태였지만 최근에는 AM-LCD(Active Matrix Liquid Crystal Display)를 이용한 디스플레이가 발전됨에 따라 각 화소마다 트랜지스터가 구동 전압을 조절하여 화소의 On/OFF, 투과도를 변화시켜줘야 하는데 이것이 TFT의 등장 배경이다. TFT의 종류는 전류가 흐르는 채널층이 무엇으로 구성되느냐에 따라 세 가지로 구분된다. 1. a-si TFT, 2. LTPS TFT, 3.Oxide TFT. 어떤 물질을 쓰느냐에 따라 Source에서 Drain 으로 움직이는 전자의 이동속도가 결정되는데, 전자의 이동속도가 빨라지면 디스플레이의 응답속도도 당연히 빨라진다. 간단하게 TFT의 동작 원리에 대해 설명하면, TFT의 동작 영역은 MOSFET과 굉장히 유사한데, 선형 영역(Linear region)과 포화 영역(Saturation region)의 두 가지 영역으로 구분할 수 있다. 드레인 전압이 작을 때는 드레인과 소스 사이의 특성이 OHmic 한 특성을 보여주며, 결과적으로 드레인 전류는 드레인 전압에 비역할 수행.- Gate 절연막: 게이트(Gate) 전극과 활성층을 분리해주는 역할 수행.- Source/Drain: 전자를 공급하고, 받는 역할 수행. (DATA 전극)- 보호막: 공정 중 기판 이동 중에 생기는 스크래치나 수분침투로 발생하는 손상을 방지.TFT의 종류는 앞에서 거론 했듯이, 채널층 (활성층) 의 구성 물질이 무엇이냐에 따라 결정 된다. 가장 첫 번째로 개발된 a-Si(Amorphous Silicon) 비정질 실리콘에 대해 먼저 알아보면, 비정질 이란 아래 [그림2]와 같이 구조적으로는 결정처럼 원자 배열이 규칙적이지 않고 단거리 질서는 있지만 장거리 질서는 없는 고체를 말한다. (단거리 질서란 최근접 원자의 수, 결합거리, 결합각이 대강정해져 있는 것을 말한다.)[그림2 결정질, 비정질 결합 구조]그렇다면 a-si:H 즉, 수소화 비정질 실리콘이란 무엇일까? Dangling bond(미만족 결합) 에 수소 원자를 결합시킨 실리콘이다. 수소화 비정질 실리콘의 특징은 미만족 결합의 밀도를 낮춰 원자를 도핑하여 전기 전도도를 향상 시킬 수 있는 특징이 있다. 댕글링 본드는 에너지 밴드 내에 결함 준위를 만들게 되는데, 이 결함 준위는 실리콘의 전도도를 향상 시키기 위해서 3가나 5가의 불순물을 도핑 할 때, 도핑을 상쇄 하여 없애는 역할을 하여 억셉터, 및 도너 레벨이 형성되지 못하기 때문에 전도도의 향상이 불가능 하다. 아래 [그림3] 에서도 알 수 있듯[그림3 각 실리콘의 구조]수소화 비정질 실리콘(a-si:H)은 비정질 실리콘(a-si)에 비해 적은 수의 댕글링 본드를 갖아 에너지 밴드 내의 적은 수의 결함 준위를 갖는다. 즉, a-si는 결함 준위가 많기 때문에 불순물을 도핑하여도 donor level 과 acceptor level을 형성 할 수 없는 것이다. 높은 수율과 간단한 공정이란 장점으로 초기 LCD에 많이 활용되었지만, 비정질(분자, 원자, 이온 등이 규칙적으로 배열되어 있지 않은) 물질로 인한 낮은 전자 이동도가 단점이다. 초기 명암비 등, 디스플레이에서 처리해야 할 신호들이 많기 때문에 전자 이동도가 빠른 물질들이 요구된다. 그리하여 개발된 신소재 TFT가 LTPS(Low Temperature Poly crystalline Silicon)이다. a-si TFT보다 응답속도가 100배 이상 빠르기 때문에 잔상이 남지[그림 4] 저온 poly-si TFT의 (a) bottom Gate, (b) Top Gate않고, 안정성이 높아 모바일 패널이나 LCD TV패널에 사용된다. [그림 4] 에서와 같이 저온 poly silicon은 Top gate 와 Bottom Gate 형이 있다.[ 그림5 ] Top gate 와 Bottom Gate 형 LPS TFT 공정방법.여기서 Top gate 공정의 ELA(Eximer Laser annealing) 이란 것은 레이저의 높은 온도 때문에 수소가 빠르게 확산 되어 표면에 스크래치가 생기고 재료 내의 공백을 증가시킨다. ELA를 통해 a-si에 레이저를 쏴 주면 입자들이 녹았다가 큰 결정으로 성장하며 poly-Si 가 된다. 그 후 패터닝 공정을 통해 깎아내면 활성층이 완성 된다. 주로 제조용이성과 생산성 및 안정성 때문에 Top Gate를 주로 사용하지만, Bottom Gate는 외부광에 대한 노출이 없고, 실적이 많은 장점이 있기 때문에 우위를 가리기는 힘들다.마지막으로 Oxide TFT 에 대해 알아보자. LTPS TFT는 a-si TFT 에 비해 응답속도가 빠른 장점이 있지만, 단가가 매우 비싸다는 치명적인 단점이 있다. 이 단가를 보완하고 a-si TFT 보다 반응속도가 빠른 신소재 TFT가 Oxide TFT이다. Oxide TFT는 첫째, 고해상도에 적합한 반응속도로서 a-si TFT 보다 10배 정도 반응속도가 빠르고, 빠른 반응 속도 덕분에 집적화가 가능하여 베젤을 얇게 구현 할 수 있다. 가격은 LTPS 에 비해 공정 단계 수가 적기 때문에 저렴하고, LTPS 처럼 별도의 결정화 과정을 하지 않기 때문에 대형화에 유리하다. Oxie T리 → Patterning(Mask2) → ESL 증착 → Pattering(Mask3)- PECVD로 절연막을 증착시킨다.- OXide TFT의 활성층인 IGZO는 In(인듐), Ga(갈륨) Zn(아연)이 특정 비율로 혼합된 산화 물로서 IGZO의 비율에 따라 반응 속도와 안전성의 특성이 결정된다. ln 의 비율이 증가하 면 응답속도는 빨라지지만, 누설 전류 량이 많아지는 단점이 있기 때문에, 각 산화물들을 적합한 비율로 맞추는 것이 중요하다.- ESL( Etch Stopper Layer) Source 와 Drain만 영향 받을 수 있도록 식각을 막아주는 역할을 한다.PECVD로 증착 후 패터닝한다.(3) Source Drain 전극 증착 (Mask4)- Sputtering을 통해 Source 와 Drain을 증착후 Wet dry etching을 통해 패터닝을 실시.(4) 보호막 증착 → 연결 구멍 만들기(Mask5) → 화소 전극 증착 → 패턴 만들기(MASK6)- SiO2 보호막을 PECVD로 증착 후 Dry etching을 통해 연결 구멍을 만들어 준다.- 화소 전극을 Sputtering 으로 증착 후 wet dry를 포함한 패터닝을 실시한다.- 연결 구멍에 화소 전극을 연결해준다.[그림6] Oxide TFT 공정(3) TFT 특성 비교.비정질 실리콘으로 만들어진 a-si TFT는 균일성도 좋고 공정수가 적고 간단하기 때문에 수율이 높아 초기 LCD 제품에 많이 활용 되었다. 하지만, 시대가 변함에 따라 디스플레이의 화면의 인치수가 커지고 요구되는 해상도가 증가함에 따라 디스플레이에서 처리해야 할 신호들이 많아졌고, 전자 이동도 속도가 매우 느린 a-Si는 한계에 치닫게 되었다. 그 이후 LTPS 라는 poly-si 물질이 개발되어 전자이동도가 a-si TFT에 비해 100배 빠른 신소재 물질인 LTPS를 개발하였다. 주로 고해상도를 요구하는 LCD 및 TFT로, 모바일 및 OLED 패널에 사용된다. 하지만 a-Si 생산 라인을 사용 할 수 없고, 특수자이동도 빠르기를 가지고 있고, a-Si와 공정이 비슷하여 기존 설비를 활용할 수 있기 때문에 단가도 저렴하고 대형 LCD 및 LTPS로 사이즈 대응이 되지 않는 OLED TV에 주로 사용된다. Oxide TFT는 a-Si TFT에 비해 전자 이동도가 10배 높을 뿐만 아니라 Leakage Current가 적다는 장점이 있다. 이를 통해 저소비 전력 및 고해상도 패널을 구현 할 수 있다는 장점을 가지고 있다. 디스플레이의 고해상도화란 단위 면적당 화소 수의 증가로서 다시 말해 화소 크기가 작아짐을 뜻하며 이는 개구율을 높일 수 있다는 얘기다. 하지만 TFT가 작아지면 저항이 증가하여 전류의 흐름에 영향을 주고 결국 전자 이동도가 느려져 영상 속도 저하를 초래하게 된다. 그렇기 때문에 a-Si TFT에서 자주 이러나던 플리커 현상도 Oxide TFT 에서는 거의 일어나지 않거나 적게 일어난다.a-SiLTPSOXide확장성100인치 이상50인치 이하100인치 가능전자이동도LowHighMid균일성GoodBadGood비용LowHighMid공정횟수4-55-115-6처리온도300℃이하400℃ 이상150-350℃Hot Issue전자이동도, 안정성균일성, 비용, 확장성전자이동도, 안정성(4) Single Crystal MOSFET 과 TFT의 비교.MOSFET이란 Metal Oxide Semiconductor Field Effect Transistor 의 약자로서 금속 산화막 반도체로 이뤄진 트랜지스터 라는 뜻이다. Mosfet과 TFT는 동작 원리와 구조가 매우 비슷한데, 먼저 MOSFET의 구조와 원리에 대해 먼저 조사해봤다.1) Gate : Metal로서, 내부의 양,음극이 +와 ?로 위 아래로 나뉘어 게이트 전압차를 조절하는 스위치 역할을 한다.2) Oxide: 부도체로써 도체인 금속의 전자가 하단의 기판으로 이동하지 않게 하는 장벽 역할을 수행한다.3) Source & Drain: n-type 반도체에서 Source 와 Drain은 다량의 전자를 포함하고, Sour 된다.

공학/기술| 2017.11.01| 10페이지| 2,000원| 조회(1,338)

MOSFET, TFT종류와 MOSFET 비교, TFT종류

미리보기

닫기