yopeoa3 스토어

yopeoa3

개인인증

팔로워8 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

77개
전체 판매량

1,000+개
최근 3개월 판매량

33개
자료후기 점수

평균A+
자료문의 응답률

-

전체자료 77개

울산대학교 전자실험(2)예비12 JFET 특성 및 바이어스 회로 평가A+최고예요

실험12 JFET 특성 및 바이어스 회로학번 : 이름 :1.실험목적JFET의 전달특성과 출력특성을 확인하고 자기바이어스 회로와 전압분배기 회로에서의 동작을 알아본다.2.실험이론FET는 전계효과의 트랜지스터 이며 트랜지스터의 기능은 같지만 BJT에서는 전류로서 전류를 제어하지만 JFET는 전압으로서 전류를 제어한다.JFET의 구성JFET은 위의 그림과 같은 모습을 하고 있다.초록색 부분이 N채널 (P채널 일 때는 N채널의 반대로 생각하면 된다.) 인데 여기서 전자 또는 정공이 전도현상에 참여하게 된다.D에 (+)를 S에 (-)의 전압을 걸어주면 전류는 N채널에서 드레인에서 소스로 흐르게 된다.이 때 흐르는 전류는 N채널 물질의 저항에 의해서 결정이 된다.게이트는 P형 반도체로 되어있는데 , 게이트에 (-)전압을 인가한다면 (소스는 (+)전압) 다이오드 PN접합에서 역방향 바이어스와 똑같은 상황이 발생한다.그러면 공핍층이 P형반도체 주변으로 서서히 생기기 시작하며 게이트의 전압의 크기를 올릴수록 공핍층은 더욱 커지게 된다.이 공핍층이 N채널 물질의 저항의 역할을 하게 되기 때문에 공핍층이 커질수록 전류의 흐름은 약해진다.즉 게이트의 전압제어를 통해 공핍층의 변화를 주어 JFET의 전류를 제어할 수 있는 것이다.Pinch-off 현상공핍층이 커지다가 결국 만나게 되면 핀치오프 상태가 되며 전류의 흐름이 약해지다 일정해지는데 이때의V_D를 핀치오프 전압V_P라고 한다.공핍층이 확대될 때 드레인 쪽으로 몰리는 것을 확인 할 수 있는데 D-S에 걸리는 역방향 바이어스가 G-S에 걸리는 역방향 바이어스 크기보다 크게 때문에 이런 현상이 나타난다다음은 JFET의 출력특성곡선이다.위의 그래프에서 x축은V_ds이고 y축은I_D이며 그에 따른V_GS`값을 확인 할 수 있다.즉V_GS를 고정시킨 후V_DS값을 올릴 때의 변화를 나타낸 것이다.V_GS`가 -값이므로V_GS`값이 커질수록 공핍층이 늘어나I_D값이 작아지는 것이다.I_D가 일정해지는 부분이 있는데 이 영역을 핀치오프 영역이라고 한다. 핀치오프 전까지는 선형성을 나타내지만 핀치오프가 된 시점에서는 아무리V_DS를 올려주어도 같은 양의 전류가 흐르게 된다.JFET에서I_D와V_GS의 비선형적이 관계를 Shockley 방정식을 통해 알 수 있다.I_D =I_DSS (1 - { V_GS} over {V_P }) ^{ 2}3.실험방법(멀티심)(1) 포화전류I_DSS`와 핀치오프 전압V_P의 측정V_R=0.685VI_DSS=6.85mAV_P=-2.23V(2)V_GS와I_D의 전달특성과 출력특성V_GS표시값0V-1V-2VV_GS측정값-1.1uV-1.07V-1.96VV_DS(V)I_D(mA)I_D(mA)I_D(mA)표시값측정값(V)0V00001V1.013.811.640.132V1.995.691.710.143V3.055.961.760.144V4.086.091.790.145V4.9936.201.830.15

공학/기술| 2020.03.19| 2페이지| 1,000원| 조회(525)

JFET 특성, 실험12, 바이어스 회로, 울산대학교전기전자실험

미리보기

닫기
울산대학교 전자실험(2)예비15 증폭기의 주파수 응답 평가A+최고예요

실험15 증폭기의 주파수 응답학번 : 이름 :1.실험목적공통 이미터 증폭기 회로에서 주파수 변화에 따른 증폭률과 위상 변화를 알아본다.2.실험이론증폭기의 주파수 응답 해석은 저주파, 중간 주파수 , 고주파대의 3가지 영역으로 구분하는데 이 때 주파수의 범위가 매우 넓어서 선형적으로 모든 주파수 값을 표시 할 수 없으므로 보데 선도로 나타낸다.트랜지스터 회로에서 직류 전압을 차단하기 위해 커패시터를 사용하는데 이대 커패시터에 입력되는 신호의 주파수대가 낮은 경우 리액턴스는 증가하므로 입력신호가 다음 단의 증폭기에 감쇄되어 전달된다.또 교류 증폭률을 높이기 위해서도 이미터에 커패시터를 연결하는데 주파수대가 높으면 컬렉터에서 리액턴스가 감소되어 출력전압이 줄어들게 된다.이 때문에 모든 주파수 영역에서 입력신호가 동일하게 증폭되지 못한다.중간 주파수대에서는 교류 신호가 들어가면 저항이 매우 작기 때문에 커패시터가 단락되었다고 생각하면 되지만 저주파, 고주파대에서는 그 저항을 무시할 수 없기 때문에 고려를 해 주어야 한다.(1) 하한 차단 주파수 (하한 3dB)고역통과 회로에서와 같은 위치에 놓이게 되는 커패시터들 중 가장 높은 하한 주파수 값을 찾는다.(차단 주파수는 출력전압의 크기가 70% 정도며, 반전력 으로 줄어들 때를 정의한다.)C_1=입력 결합 커패시터에 의한 베이스 단자에서 본 하한 차단 주파수f_L_1 = { 1} over { 2pi R_i C_1} Hz ,R _{i} =R _{1} DLINE R _{2} DLINE beta r _{e}C_2=내부저항r_o를 무시한 출력 결합 커패시터에 의한 하한 차단 주파수f _{L _{2}}= { 1} over { 2pi (R_C +R_L ) C_2} HzC_E=에미터 단자에 연결된 커패시터에 의한 차단 주파수f_E = { 1} over {2pi R_e C_E }HzR_e =R_E VERT { R'_s} over { beta} reR prime _{s} =R _{1} DLINE R _{2} DLINE R _{sig}(2)상한 차단 주파수(상한 3dB)고주파 영역에서는 트랜지스터의 기생 정전용량에 의해 영향을 받는다. 저역통과 회로와 같은 형태로 커패시터가 연결되는 경우 입력단자와 출력단자를 각각 해석한다.(a)입력단자f _{Hi``} = { 1} over {2pi R_Th_i C_i }HzR_Th_i = R_1 VERT R_2 VERT betar_e VERT R_sig C_i =C_Wi +C _be +(1 +vertA_V vert )C_be※A_V =중간 대역에서의 전압이득(b)출력단자f_H_o={ 1} over { 2pi R_Th_o C_o}HzR_Th_o =R_C VERT R_L VERT r_oC_o = C_Wo +C_ce + C_cb-밀러 효과트랜지스터C_be 커패시턴스가 증폭률만큼 커지는 것을Miller 커패시턴스라고 부르며 위상이 반전되는 증폭기에서 나타난다.트랜지스터로 들어가는 전류들의 관계를 식으로 표현 해보면 입력단은C_Mi =(1-A_V)C_f 로 ,출력단은C_Mo =(1- { 1} over { A_v}) C_f로 나타낼 수 있다.따라서 트랜지스터의 입력과 출력단자 사이에 발생하는 용량성 리액턴스는 증폭기의 이득에 비례하여 감소하는 효과가 발생한다.입력과 출력 사이 기생 커패시턴스의 Miller 효과-Normalize 방법중간대역 전압이득을 1로 표시하였을 때낮은 주파수대 영역의 이득은A_v = { 1} over {1- j({ f_L} over {f }) } 로높은 주파수대 영역의 이득은A_V = { 1} over { 1+j ({ f} over {f_H }) } 이다.3.실험방법(멀티심)(1)저주파 응답 계산-규격표의 값C_be =8pFC_bc=4pFC_beC_wiC_wo-DC바이어스 전압,전류V_B=4.005VV_E=3.332VV_C=14.131VI_E=1.515mAr_e=17.16-하한 차단 주파수f_L1=2.005kHzf_L2=1.74kHzf_{LE} =18.21kHz(2)저주파 응답 측정v_i =100mvv_o =1.432vA_v(mid)=-14.32f50Hz100Hz200Hz400Hz600HzV _O0.415V0.744V1.116V1.335V1.387V800Hz1kHz2kHz3kHz5kHz10kHz1.41V1.431V1.432V1.436V1.437V1.435Vf50Hz100Hz200Hz400Hz600Hz| A _{v} |4.157.4411.213.413.9위상73.03DEG 61.12DEG 42.25DEG 19.78DEG 11.33DEG800Hz1kHz2kHz3kHz5kHz10kHz14.114.314.314.314.314.35.76DEG 3.6DEG 0DEG 0DEG 0DEG 0DEG(3)고주파 응답측정f10kHz100kHz300kHz500kHzV _{o1.373V

공학/기술| 2020.03.19| 3페이지| 1,000원| 조회(298)

증폭기의 주파수 응답, 실험15, 울산대학교전기전자실험

미리보기

닫기
울산대학교 전자실험(2)예비18 발진기(Oscillator)

실험18 발진기(Oscillator)학번 : 이름 :1. 실험목적함수 발생기의 정현파 교류신호 같이 주기를 갖는 정현파나 구형파를 스스로 발생시키는 발진회로의 동작원리를 알아본다.2. 이론외부로부터 공급되는 신호 없이 스스로 파형을 만드는 회로를 만들기 위해서는 출력신호를 검출하여 원하는 값에 도달하기 전까지 그 값을 계속적으로 입력에 더해 증폭하여야 한다.즉 출력신호를 입력으로 연결하는 궤환(Feedback)이 필요하다.전압검출(출력에서 얻는 피드백 값이 전압일 경우 출력에 병렬로 연결 하고 전류일 경우 직렬로 연결 되어야 한다.)피드백 전압을 고려하였을 때 출력전압은 다음과 같다.v_o =Av_i =A(v_s -v_f )=Av_s -A beta v_o궤환 이득A_f = { v_o} over { v_s}= { A} over { 1+betaA}가 되며,이때 분모의beta A가 -1이 되도록 하면 입력신호가 없어도 출력신호를 얻을 수 있는 이득이 무한대로 되는 불안정한 시스템을 나타낼 수 있다.라플라스 변환중s= sigma+jw 에서sigma와jw값이 모두 존재한다면 정현파 진폭이 지수와 연관되어 증가 또는 감소하면서 발진하지만 jw값만 존재한다면 시스템은 안정적인 발진을 얻을 수 있다.(1)Timer 555를 이용한 발진-비안정 작동커패시터 C는 외부저항R_A 와R_B를 통해V_CC로 충전된다. 커패시터 전압은 6번 핀의 문턱전압이며,이것이 비교기 1이 플립플롭을 트리거 하도록 하여 3번 핀의 출력이 저전압이 된다.방전 트랜지스터가 작동함으로써 7번 핀의 출력은R_B를 통해 커패시터를 방전시킨다.플립플롭이 다시 트리거 되면 출력이 다시 높아지고 방스터는 off된다.출력이 고전압일 때와 저전압일 때의 시간 간격은T_highAPPROX0.7(R_A +R_B )CT_low APPROX0.7R_B C 이므로T = T_high +T_low 이고주파수는f APPROX { 1.44} over {(R_A +2R_B )C } 이다.-단안정 작동f APPROX {1.44} over {(R _{A} +2R _{B} )C}(2) 위상 천이 발진기위상차가 180가 되도록 회로를 만드려면 RC결합의 개수가 3개 이상이어야 한다.각 단의 R과 C는 위상차가 60DEG발생하는 주파수 신호에서 입력에서 출력까지의 감쇄인beta=-1/29 이므로 증폭기의 이득은 29보다 커야한다.f = { 1} over {2pi RC root6 }(3)윈브릿지 발진기R_1 ,R_2는 피드백 회로의 일부를 형성하는 소자이며아래의R과C는 주파수를 결정하는 소자 이다.R과 C가 같은 값을 가진다고 가정하면f = { 1} over {2pi RC }가 된다.(4)Relaxation 발진기구형파를 제공하는 발진기로 기본 주파수가 저항과 코일의 충전이나 방전의 시간에 의해 정해진다.전기 에너지를 서서히 저장하여 이것을 한 순간에 방정하는 것을 반복한다.3. 시물레이션 값(1)Timer 555를 이용한 발진

공학/기술| 2020.03.19| 3페이지| 1,000원| 조회(463)

발진기, Oscillator, 실험18, 울산대학교전기전자실험

미리보기

닫기
울산대학교 전자실험(2)예비9 공통 에미터 트랜지스터 증폭기 평가A+최고예요

실험9 공통 에미터 트랜지스터 증폭기학번 : 이름 :1.목적공통 에미터 증폭회로를 구성하여 DC전압,AC전압을 측정하고 무부하일 때,부하일 때에 전압이득과 입출력 임피던스 값을 구해본다.2.이론공통 에미터 트랜지스터 증폭회로BJT 트랜지스터는 3단자이기 때문에 하나의 공통단자를 기준으로 각각의 입출력 임피던스를 구할 수 있다. 증폭기회로는 공통으로 사용되는 단자에 따라 공통에미터, 공통베이스, 공통콜렉터로 나뉜다. 그중 이번에 실험할 증폭기 회로는 공통-에미터(CE)트랜지스터 증폭기회로인데 다른 증폭기들에 비해 중간 특성을 갖고 있다. CE증폭기는 높은 전압이득(전형적으로 10에서 100)을 공급하고, 입력 임피던스가 크고 출력 임피던스가 비교적 작다. 증폭기의 교류신호 전압이득은 다음과 같이 입출력전압 비로 결정된다.A _{v} = {V _{o}} over {V _{i}} 여기서V _{0}와V _{i}는 교류신호의 실효치, 첨두치 어느 것 이라도 관계없다.Z _{i}는 입력신호에서 트랜지스터로 본 임피던스 이며Z _{0}는 증폭기의 출력 단자에서 본 임피던스이다.트랜지스터 교류 동저항r _{e}는 다음 식을 이용하여 계산 할수 있다.r _{e} = {26(mV)} over {I _{EQ} (mV)}1.교류전압이득무부하 시 교류전압이득은 근사적으로 다음 식과 같다.A _{V} = {-R _{C}} over {(R _{E} +r _{e} )}만약 교류신호의 주파수가 매우 높다면 커패시터의 리액턴스가 거의 0이 될것이며 병렬로 연결된R_E값은 무시할 수 있을 것이다. 이것을 바이패스라고 한다.R _{E}가 커패시터에 의해 바이패서 된다면 위의 식에R _{E}를 무시할 수 있으므로 다음 식과 같다.A _{V} CONG {-R _{C}} over {r _{e}}2.입력 임피던스입력 임피던스는 종속 전류원과 트랜지스터 출력 내부저항을 무시한다면 다음 식과 같다.Z _{i} =R _{1} PVER R _{2} PVER beta (R _{E} +r _{e} )만약R _{E}가 커패시터에 의해 바이패서 된다면 위의 식에R _{E}를 무시할 수 있으므로 다음 식과 같다.Z _{i} =R _{1} PVER R _{2} PVER beta r _{e}3. 출력 임피던스 : 출력 임피던스는r_o가 매우 크기 때문에 보통 컬렉터에 연결된 저항R_C만 고려하면 된다.Z _{o} =R _{C}KVL과 KCL을 이용해 각 전류,전압을 구할 수 있으며전압이득, 입출력 임피더스는 결국 저항과beta값으로만 표시된다.유도할 수 있는 식들3.실험방법 (멀티심)(1)공통 에미터 전압 분배기 바이어스트랜지스터V_RB1(V)V_RB2(V)V_R_E(V)V_R_C(V)2N390516.5643.4362.7368V_B(V)V_E(V)I_B(uA)I_C(mA)I_E(mA)r_eV_CE(V)3.4362.73623.5364.02346.59.289-1 공통 에미터 회로의 직류값beta=171(2)공통 에미터 교류 전압이득에미터에 커패시터가 없는 증폭기커패시터 C1을 연결한후 교류 입력신호를 인가한 회로A_V위상출력파형 크기C_E있음-63.2630.385.785VC_E없음-3.48175.312.289V커패시터 C1제거(3)교류 입력 임피던스Z_iZ_i =1.1kOMEGAZ_i ={ V_i} over { V_sig -V_i}R_x={ 38.788m} over {70.715m-38.788m } TIMES1k=1.2kOMEGA(4)교류출력 임피던스

공학/기술| 2020.03.19| 3페이지| 1,000원| 조회(338)

실험9, 울산대학교전기전자실험, 공통 에미터 트랜지스터 증폭기

미리보기

닫기
울산대학교 전자실험(2)예비16 차동 증폭기 회로 평가A+최고예요

실험16 차동 증폭기 회로학번 : 이름 :1.실험목적2개의 입력 신호들의 차이를 증폭시키는 bjt,jfet 차동 증폭기 회로에서 DC전압과 AC전압을 계산하고 측정하고 차동이득과 공통모드 이득을 계산해본다.2.실험이론차동 증폭기는 2개의 입력을 지원하는 회로로 입력신호의 차이를 증폭시킨다.차동증폭기를 입력단에 사용하는 연산 증폭기는 입력을 (+)비반전 ,(-)반전으로 표시하며 , 서로 반대인 출력을 제공한다.차동증폭기는 일반적으로 커패시터를 사용하는 대신 공급 전원 +V_CC와 -V_EE를 동시에 사용하여 바이어스 전압을 만든다.16-1은 한쪽 입력이 없는 차동증폭기 회로이며 등가회로로 나타낸 것이 16-2이다.두 개의 입력을 모두 사용한다면 중첩의 원리를 적용하여 해석한다.(1)단일입력=하나의 입력단자에만 입력신호를 인가, 다른 입력 단자는 접지된 것-DC해석V_E =-0.7V ,I_E = { V_EE -0.7V} over {R_E } ,I_C1 =I_C2 = { I_E} over { 2}V_C1 =V_C2 = V_CC -I_C R_C =V_CC - I_E OVER2 R_C-AC해석그림에서V_o1 =-beta i_b R_C =-beta { V_i1} over { 2beta r_e}R_C 이므로A_Vd =- { R_C} over {2r_e}r_e = { V_th} over {I_E OVER2 }(2) 공통신호=같은 입력신호를 두 입력 단자에 인가:각 컬렉터의 크기는 같지만 반대의 극성으로 출력되어 상쇄되므로 출력신호는 0(실제회로에선 출력이 완전히 상쇄 되지 않고 아주 작은 신호가 출력되는데 이것을 offset이라 한다)v_i에서i_b를 따라 접지로 가는 폐회로에 kvl을 쓰면v_i -i_b r_i -2(beta +1 )i_b R_E =0 이므로i_b = { v_i} over { r_i +2(beta+1) R_E} 이다.V_o =-beta i_b R_C이므로i_b를 대입한 후v_i로 나누면A_V = V_o OVER V_i = { -R_C} over { r_e +2R_E} 가 되며r_e가 매우 작기 때문에A_V = -R_C OVER 2R_E 가 된다.(3) FET 차동 증폭기A_vd = - { g_m R_D} over { 2} 으로g_m의 크기에 따라 전압이득이 변하게 된다.3.실험방법(멀티심)(1)차동 증폭기 바이어스-직류값V _{B1}V _{E}V _{C1}I _{E}V _{R_C1}0V-0.644V5.36V0.936mA4.64Vr _{e1}V _{B2}V _{C2}V _{R_C2}r _{e2}55.56Ω0V5.36V4.64V55.56Ω(2) BJT 차동 증폭기의 교류 증폭V _{o1}V _{o2}V _{od}V _{oc}A _{vd}A _{vc}3.574V1.507V4.23V2.067V35.9229.24CMRR=1.23(3)전류원이 있는 BJT 차동 증폭기의 바이어스V _{RB} =V _{G}V _{R1}V _{R2}V _{RC1}-6.35mV-5.05V4.95V6.94VV _{RC2}V _{RE}V _{E}I _{E}r _{e}8.65V4.27V-0.662V1.57mA16.56Ω(4)전류원이 있는 BJT 차동 증폭기의 증폭 동작V _{o1}V _{o2}V _{od}V _{vc}A _{vd}A _{vc}4.031V0.63V2.33V3.40V3.334.86CMRR=0.69(5) JFET 차동 증폭기V _{RD1}V _{RD2}V _{G}V _{S}

공학/기술| 2020.03.19| 3페이지| 1,000원| 조회(301)

차동 증폭기 회로, 실험16, 울산대학교전기전자실험

미리보기

닫기