*현 스토어

*현

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

111개
전체 판매량

286개
최근 3개월 판매량

0개
자료후기 점수

평균B
자료문의 응답률

0%

전체자료 111개

7_OPAMP미분기적분기 결과

< 07. OP-Amp 미적분 연산기 결과보고서 >20133172 채 현실험 결과[ 정현파 출력 파형 ][ 구형파 출력 파형 ]○ ka741 OP-Amp 소자를 사용했으며, Vcc와 Vee에는 +-10V의 전압을 인가하여 작동하였다. 적분연산기 회로에서 9.6Vpp의 크기와 1kHz의 주파수의 정현파와 구형파 입력하였다.○ 회로 소자의 저항, 커패시터는 R=150Ω, C=10uF의 소자를 사용하여 출력 파형을 관찰하였다.○ 정현파 입력에서 같은 주파수와 1.2Vpp 크기를 갖고, 위상이 90도 앞서는 사인파형이 관찰되었고, 구형파 입력에서 같은 주파수와 4.56Vpp 크기를 갖는 삼각파형이 관찰되었다.○ OP-Amp 적분 연산기 실험의 결과로 예비보고에서 기술한 내용의 적분기의 출력 전압식 이 적용됨을 생각해보면, M=4.8V이고, 0.51 이며, 실험값의 진폭은 0.6V이다. 이는 17.6%오차를 가진다.○ 출력 파형으로 보아 위상이 +90도 앞서고 이는 cos의 형태의 결과임을 알 수 있다.○ 구형파 입력에서 구형파를 적분하면 삼각파형이 나온다는 이론과 일치하는 결과를 보인다.[ 미분기와 미분기 회로 ][ 정현파 출력 파형 ][ noise로 인한 파형 ]○ ka741 OP-Amp 소자를 사용했으며, Vcc와 Vee에는 +-10V의 전압을 인가하여 작동하였다. 적분연산기 회로에서 760mVpp의 크기와 1kHz의 주파수의 정현파와 구형파 입력하였다.○ 회로 소자의 저항, 커패시터는 R=150Ω, C=10uF의 소자를 사용하여 출력 파형을 관찰하였다.○ 정현파 입력에서 같은 주파수와 6.8Vpp 크기를 갖고, 위상이 90도 뒤지는 사인파형이 관찰되었고, 구형파 입력에서 같은 주파수이지만 사진과 같은 이상한 파형이 관찰되었다.○ OP-Amp 미분 연산기 실험의 결과로 예비보고에서 기술한 내용의 미분기의 출력 전압식 이 적용됨을 생각해보면, M=380mV이고, 3.58V 이며, 실험값의 진폭은 3.4V이다. 이는 5.03%오차를 가진다.○ 출력 파형으로 보아 위상이 +90도 뒤지고 이는 -cos의 형태의 결과임을 알 수 있다.○ 구형파 입력에서 관찰된 파형이 입력신호를 미분한 것과 일치하다는 것을 알 수 있다실험 결론○ OP-Amp를 이용한 적분 연산기와 미분 연산기의 특성을 실험적으로 확인할 수 있었다.○ OP-Amp를 이용한 적분 연산기와 미분 연산기 식 유도검토사항 및 논의 작성○ Data Sheet 를 토대로 실험 결과 검토Vcc, Vee, Vin에 대한 입력 바이어스는 정상적으로 동작함을 알 수 있다. 입력 전압에 대한 출력도 정상적인 바이어스 영역에서 동작했음을 알 수 있다.○ 오차의 원인 분석적분 연산기와 미분 연산기에서 5~18%오차 정도의 오차가 발생하였다. 이는 실험소자내에 오차를 포함해도 큰 값인데, 우선 오차의 원인으로 우선, 증폭기의 출력식에는 이상적인 OP-Amp를 가정하고 식을 유도하였다. Av도 무한이고, 입력저항 Ri도 무한, 출력저항 Ro=0를 가정하고 출력식을 유도했지만, 실제적인 OP-Amp는 이를 만족하지 않기 때문에 오차가 발생되었을 것이다. 또한 트랜지스터가 가지는 고유의 특성값으로 오차의 발생했을 것이다. 사칙 연산과는 다른 미적분 연산은 트랜스 컨덕턴스의 선형적으로 변화하는 것이 아니라, 기울기의 변화와 전압*시간(V*t)의 변화로 나타나기 때문에 단순한 사칙 연산보다 작은 값의 차이임에도 큰 오차가 생길 수 있다고 생각한다.○ 결론적으로 OP-Amp를 이용한 미적분 연산기에 대해서 학습하였고, 이를 실험적으로 확인할 수 있었다.

공학/기술| 2017.12.27| 3페이지| 1,000원| 조회(278)

OP-Amp, 전자회로, 실험보고서, 결과보고서, op amp, 전자회로실험, 예비..

미리보기

닫기
6 OPAMP가산기와 Voltage Follower 예비

< 06. OP-Amp 가산기와 Voltage follower 예비보고서 >20133172 채 현실험 목적◎ 부궤환을 통한 OP-Amp 가산기와 Voltage Follower를 실험한다.실험 이론과 원리○ Voltage Follower전에 학습한 비반전 증폭기에서이득 , , 식을 학습하였다.비 반전 증폭기는 입력 임피던스가 무한대이고 출력 임피던스가 0이기 때문에 완전한 전압 증폭기로 동작한다. 이것은 입력 임피던스는 무한대이기 때문에 증폭기가 자신을 구동시키는 회로의 부하가 되지 않음을 의미하며 아울러 출력 임피던스가 0이기 때문에 증폭기가 작은 저항 부하도 전압 이득의 감소 없이 구동시킬 수 있다는 것을 의미한다. 이를 이용한 voltage follower는 입력 임피던스가 무한대이고 출력 임피던스는 0이기 때문에 high 임피던스 소스에 뒷 단 회로를 연결하는 중간에서 버퍼로 사용할 수 있다.○ Voltage Follower 이용한 Unity Gain Buffer [단위 전압 완충 증폭기]voltage follower 회로를 다시 그려보았다. 여기서도 가상접지를 이용한 Vo출력식을 유도할 수 있다. 입력 저항과 출력 저항을 고려하지 않는다면 Vs=Vo임이 유도되고 입력 저항과 출력 저항을 고려하여 등가회로로 나타내고이상적인 OP-Amp를 가정하여 입력 저항이 무한대, 출력 저항을 0임을 가정하면 Vs=Vo의 결과가 나온다. 즉, 결론적으로 입력 전압과 출력 전압이 같은 효과를 지닌다.또한, 비반전 증폭기에서 전압이득 에서 Rf저항 쇼트로 0, Rs저항을 오픈으로 무한대로 만들면 Av=1로 Voltage Follower로 만들 수 있다.이는 전압분배를 통한 Load Effect로 Rs에 전압이 걸려 전력 손실이 발생하는 회로에 비해 버퍼회로로 시스템에 보존된 전력이 공급되는 효과를 지닌다.○﷒OP-Amp 가산기만약, 그림에서 이면, 출력 전압은 V1과 V2의 합이 입력으로 들어간 반전 증폭기의 형태이다.[ 식 유도과정] R1에 흐르는 전류를 I1, R2에 흐르는 전류를 I2, Rf에 흐르는 전류를 If라고 한다면,이고, 가상접지를 이용하여 입력 전압은 0V이므로,첫번째, 두번째 식을 이용해 양변에 하면 식이 유도된다.즉, OP-Amp 가산기는 를 조절하여 입력과 출력 전압을 조절할 수 있다.○ 예비보고사항5. ③ 그림 3의 회로에서 10kΩ, 10kΩ, 입력 교류 전압은 1 일 때, 출력 전압은 1*(1+10/10)= 2 이다.④ 그림 4의 회로에서 +1.5V 의 직류 전압이 입력에 가해졌다. 출력 전압은 Vin=Vout=1.5이다.⑤ 그림 5의 회로에서 10kΩ, , V1=+1.5V, V2=-1.5V일 때, 출력 전압은 –(10/5*1.5+10/2.5*(-1.5))=-(3-6) = 3V이다.실험 방법[ Voltage Follower - 비 반전 증폭기]1. 비반전 증폭기에서 전압이득 에서 Rf저항 쇼트로 0, Rs저항을 오픈으로 무한대로 만들면 Av=1로 Voltage Follower로 만들 수 있다.2. 회로를 그림과 같이 바꾼다. 전원은 그림과 같이 9V로 그대로 두고 신호 발생기의 주파수를 1kHz로 출력은 최소가 되게 조정3. 스위치 S1과 S2를 닫고, 입력 신호와 출력 신호가 같은지 확인[ 반전 가산기 ]1. 스위치 S1과 S2를 열어 둔다. Vcc와 Vee는 +-9V를 인가하고 10kΩ, 는 가변저항을 사용2. 스위치를 실험표와 같이 on/off 동작과 V1, V2의 상태를 바꾸면서 Vout출력을 기록3. Vout=-4.5V 가 되도록하는 저항값과 V1, V2를 설계하여 실험적으로 확인4. Vout=+1.5V 가 되도록하는 저항값과 V1, V2를 설계하여 실험적으로 확인Pspice 시뮬레이션과 설명[ Voltage Follower ]☞ 입력 신호와 똑같은 출력 신호가 관찰됨을 확인할 수 있다.[ 반전 가산기 ] (ABCD조건)[ A조건에서 Vout=-1.5V ] [ B조건에서 Vout=-1.5V ][ C조건에서 Vout=-3.0V ] [ D조건에서 Vout=0.82mV ]A조건에서 V1=1.5V, V2=0V -> Vout=-1.5VB조건에서 V1=0V, V2=1.5V -> Vout=-1.5VC조건에서 V1=1.5V, V2=1.5V -> Vout=-3V ☞ 위식들로D조건에서 V1=-1.5V, V2=1.5V -> Vout=0.82mV 식이 유도됨을 알 수 있다.Vout = -4.5V가 되기 위해서 식에서 ① R1=3.3kΩ, V1=1.5V, V2=0 또는, ② V1=V2=1.5V, R1=5kΩ, R2=10kΩ 으로 설계할 수 있다.[ 왼쪽 ②, 오른쪽 ① ]Vout = +1.5V가 되기 위해서 식에서 ① V1=-1.5V, V2=0 또는, ② V1=0. V2=-1.5V으로 설계할 수 있다. [ 왼쪽 ②, 오른쪽 ① ]PSPICE 시뮬레이션을 통해서 V1, V2 전압과 R1, R2의 저항으로 생기는 출력 전압 에 대해서 확인하였고, 이를 통해서 설계한 회로를 바탕으로 출력 전압을 확인할 수 있었다.

공학/기술| 2017.12.27| 5페이지| 1,000원| 조회(91)

OP-Amp, 전자회로, 실험보고서, 결과보고서, op amp, 전자회로실험, 예비..

미리보기

닫기
6 OPAMP가산기와 Voltage Follower 결과

06. OP-Amp 가산기와 Voltage follower 결과보고서 >20133172 채 현실험 결과[ Voltage Follower와 PSPICE 회로도 ][ Voltage Follower 입력 파형과 1kHz, 10kHz 주파수입력에 대한 출력 파형 ][ Voltage Follower 100kHz, 500kHz, 1MHz 주파수입력에 대한 출력 파형 ][ OP-Amp 가산기와 PSPICE 회로도, 실험 결과표 ]V1V2Vo0V0V0V0V1V-1.92V1V0V-1.96V1V1V-3.89V○ ka741 OP-Amp 소자를 사용했으며, Vcc와 Vee에는 +-10V의 전압을 인가하여 작동하였다. Voltage Follower에서는 10Vpp와 1k, 10k, 100k, 500k, 1M Hz의 입력 주파수에 따른 출력 파형을 관찰하였다. OP-Amp 가산기에서는 R1, R2 저항을 1KΩ, Rf를 2KΩ 을 사용하였고, 결과표에서와 같이 V1, V2를 0V or 1V 입력에서의 출력 전압을 측정하였다.○ Voltage Follower 실험의 결과로 출력 파형은 입력 파형과 유사함을 보이며, 입력 주파수가 커지면, 파형이 왜곡되는 효과를 관찰할 수 있었다.○ OP-Amp 가산기 실험의 결과로 예비보고에서 기술한 내용의 가산기의 출력 전압식 이 적용됨을 실험적으로 확인 할 수 있었다. 이를 토대로 오차를 조사였다.실험 결론○ Voltage Follower의 특성 , OP-Amp 가산기의 특성 을 실험적으로 확인할 수 있었다.○ Voltage Follower의 출력 전압식에 대한 유도와 Buffer로써의 쓰임Voltage Follower 회로를 등가 회로로 나타내어 식을 유도하였고, 이는 즉, 식이라는 결과를 얻을 수 있다. 오른쪽 그림에서 위에 시스템을 임피던스의 전압분배로 Load Effect가 생겨 시스템에 전력이 Rs에 걸리는 전압의 비례하는 전력 손실이 생긴다. 이를 방지하기 위해서 Buffer를 달아주면 Buffer의 입력 임피던스는 매우 크므로, 전압분배의 결과로 따진다면, Vo의 Vs의 전압이 다 걸리고, Rs는 Buffer의 입력 임피던스의 비해 매우 작으므로, 0에 가까운 전압이 걸리게 되어 Vo=Vs인 전력이 보존되는 결과로 나타난다.○﷒OP-Amp 가산기의 출력 전압식 유도와 쓰임R1에 흐르는 전류를 I1, R2에 흐르는 전류를 I2, Rf에 흐르는 전류를 If라고 한다면,이고, 가상접지를 이용하여 입력 전압은 0V이므로,첫번째, 두번째 식을 이용해 양변에 하면 식이 유도된다.여기서 임을 가정한다면, 이므로 가산기 회로로 V1과 V2의 신호를 더해줄 수 있는 기능을 가진다. 또 저항의 변화로 비례요소를 포함한 가산기능 또한 수행할 수 있다.검토사항 및 논의 작성○ Data Sheet 를 토대로 실험 결과 검토Vcc, Vee, Vin에 대한 입력 바이어스는 정상적으로 동작함을 알 수 있다. 입력 전압에 대한 출력도 정상적인 바이어스 영역에서 동작했음을 알 수 있다.○ 오차의 원인 분석우선, Voltage Follower에서 1k~10kHz 주파수입력에 대한 출력은 입력과 유사하게 나온다. 하지만, 주파수가 높아질수록 출력 신호가 왜곡되는 현상이 관찰된다. 이는 Data Sheet상의 Input Resistance or Output Resistance와 주파수 변화에 대한 그래프로 이해가능하다.주파수가 증가하면 Ideal OP-Amp와는 다르게 출력저항이 증가, 입력저항이 감소하여식으로 본다면, 이득의 변화가 생겨 결론적으로 신호가 왜곡되는 현상이 일어났음이 원인으로 생각된다.또, OP-Amp 가산기 실험에서 이론값과 실험값에 대한 오차를 표로 나타내었다. 오차의 원인은 우선, 증폭기의 출력식에는 이상적인 OP-Amp를 가정하고 식을 유도하였다. Av도 무한이고, 입력저항 Ri도 무한, 출력저항 Ro=0를 가정하고 출력식을 유도했지만, 실제적인 OP-Amp는 이를 만족하지 않기 때문에 오차가 발생되었을 것이다. 또한 트랜지스터가 가지는 고유의 특성값으로 오차의 발생했을 것이다. 하지만, %오차가 4이하의 비교적 정확한 실험이었다.○ 결론적으로 Voltage Follower에 대한 특성과 그 특성으로 인한 Buffer로써의 쓰임, OP-Amp가산기에 대한 특성과 그 특성으로 인한 두 입력신호에 대한 summation 기능까지의 이론들을 배웠다. 또 이를 실험적으로 확인할 수 있었다.

공학/기술| 2017.12.27| 4페이지| 1,000원| 조회(135)

OP-Amp, 전자회로, 실험보고서, 결과보고서, op amp, 전자회로실험, 예비..

미리보기

닫기
5 OPAMP를 이용한 반전 비반전 증폭기

< 05. OP-AMP를 이용한 반전 비반전 증폭기 결과보고서 >20133172 채 현실험 결과[ 반전 증폭기 ][ Rr1 저항이 10kΩ, 5kΩ, 3.3kΩ 일때의 Vout 전압 측정 ][ 비반전 증폭기 ][ Rr1 저항이 10kΩ, 5kΩ, 3.3kΩ 일때의 Vout 전압 측정 ]○ ka741 OP-Amp, Rf= 10kΩ 저항을 사용하였으며, 입력은 1kHz와 3Vpp를 갖는 사인파를 인가하여 Rf저항을 10kΩ, 5.1kΩ 3.3kΩ 로 변화시키면서 Vout 파형을 토대로 전압이득을 관찰하였다. OP-Amp를 동작시키기 위한 Vcc와 Vee는 각각 +10V와 -10V를 인가하였다.○ 출력의 첨두치 [Vpp] / 입력의 첨두치 3.12Vpp 로 전압이득을 구하였다.반전 증폭기비반전 증폭기Rr 저항첨두치전압이득Rr 저항첨두치전압이득10 kΩ3.08 Vpp-0.9910 kΩ6.16 Vpp1.975.1 kΩ6.88 Vpp-2.215.1 kΩ9.04 Vpp2.903.3 kΩ10.8 Vpp-3.463.3 kΩ12.1 Vpp3.88○ 예비보고에서 기술한 전압이득식( 반전 증폭기 : , 비반전 증폭기 : )으로 오차를 조사하였다.반전 증폭기비반전 증폭기Rr 저항이득 이론값% 오차Rr 저항이득 이론값% 오차10 kΩ-11.010 kΩ21.55.1 kΩ-1.9612.75.1 kΩ2.962.03.3 kΩ-3.0314.23.3 kΩ4.033.72실험 결론○ 반전 증폭기와 비반전 증폭기의 특성과 전압이득( 반전 증폭기 : , 비반전 증폭기 : )에 대한 이해와 이를 실험적으로 확인할 수 있었다.○ [OP-Amp]에서 OP-Amp의 기본적인 출력식과 이상적인 OP-Amp에 대해서 설명하였으며, [가상 접지]에 대한 개념도 설명하였다. 이를 토대로 [반전 증폭기]와 [비반전 증폭기]에 출력식을 유도하였다. 각 식에서 I1은 가상 접지를 통해 Vin전위와 그라운드와의 전위차와 저항으로 구했으며, I2또한 가상 접지 전위와 Vo와의 전위차와 저항으로 구했다. 또 OP-Amp의 입력 저항을 무한대이므로 OP-Amp로 흐르는 전류가 없으므로, I1=I2이다. 이를 통해 각 출력 전압식을 유도했다.검토사항 및 논의 작성○ 오차의 원인 분석이론값과 실험값에 대한 오차를 표로 나타내었다. 오차의 원인은 우선, 증폭기의 출력식에는 이상적인 OP-Amp를 가정하고 식을 유도하였다. Av도 무한이고, 입력저항 Ri도 무한, 출력저항 Ro=0를 가정하고 출력식을 유도했지만, 실제적인 OP-Amp는 이를 만족하지 않기 때문에 오차가 발생되었을 것이다. 또한, Vcc와 Vee를 +10V와 -10V로 인가하였는데, 실험치의 첨두치가 20Vpp미만으로 나타나긴 했지만, 첨두치가 높아질수록 Output Voltage Swing도 변화가 생김을 Data Sheet로도 확인할 수 있다.○ Data Sheet 를 토대로 실험 결과 검토Vcc, Vee, Vin에 대한 입력 바이어스는 정상적으로 동작함을 알 수 있다. 입력 전압에 대한 출력도 정상적인 바이어스 영역에서 동작했음을 알 수 있다. 마지막으로 전압이득은 Vcc=+-15V에서 20~200k, 입력저항 Ri는 Vcc=+-20V에서 0.3~200MΩ로 유한한 값을 나타냄을 확인할 수 있다. 이는 위에서 기술한 오차의 원인이다.○ 결론적으로 OP-Amp에 대한 특성, 가상 접지에 대하서 학습하였고, 이를 통하여 반전 증폭기와 비반전 증폭기에 대한 이론들을 배웠다. 또 이를 실험적으로 확인할 수 있었다.

공학/기술| 2017.12.27| 3페이지| 1,000원| 조회(208)

OP-Amp, 전자회로, 실험보고서, 결과보고서, op amp, 전자회로실험, 예비..

미리보기

닫기
5 OPAMP 반전비반전증폭기 예비

< 05. OP-AMP를 이용한 반전 비반전 증폭기 예비보고서 >20133172 채 현실험 목적◎ 부궤환을 통한 OP-AMP의 반전 증폭기와 비반전 증폭기 등을 실험한다.실험 이론과 원리○ 반전 증폭기그림은 부궤환 루프를 포함하는 OP-AMP 기본 회로로서 반전 증폭기를 나타낸다. 부궤환을 걸기 위해 출력이 반전 입력 단자에 연결되어 있다. 입력 신호는 반전 입력이 가해지고, 그 결과 출력은 반전된다. 그림의 회로에서 증폭기의 출력은 이다. 여기서 -부호는 출력이 입력과 비교하여 반전되는 것을 나타낸다. 이 증폭기의 이득 , 입력 임피던스 , 출력 임피던스 이다.OP-AMP 회로에서 입력 오차를 일으키는 것 중의 하나는 바이어스 전류이다. 의 병렬 저항값과 같은 값의 저항 을 비 반전 입력에 연결함으로써 제거할 수 있다. 그림처럼 반전 입력과 비 반전 입력의 입력 저항을 같게 할 수 있어 바이어스 전류 오차를 제거할 수 있다.○ 비반전 증폭기그림과 같이 +입력에 신호를 가함으로써 OP-AMP를 비반전 증폭기로 동작시킬 수 있다. 이 회로 역시 궤환 회로는 반전 입력에 연결된다. 그림의 비반전 증폭기에서 출력은 이다. 이 때 증폭기의 이득 , 입력 임피던스 , 출력 임피던스 이다.비 반전 증폭기는 입력 임피던스가 무한대이고 출력 임피던스가 0이기 때문에 완전한 전압 증폭기로 동작한다 이것은 입력 임피던스는 무한대이기 때문에 증폭기가 자신을 구동시키는 회로의 부하가 되지 않음을 의미하며 아울러 출력 임피던스가 0이기 때문에 증폭기가 작은 저항 부하도 전압 이득의 감소 없이 구동시킬 수 있다는 것을 의미한다. 그림은 OP-AMP를 이용한 비 반전 voltage follower를 나타낸다. voltage follower는 입력 임피던스가 무한대이고 출력 임피던스는 0이기 때문에 high 임피던스 소스에 뒷 단 회로를 연결하는 중간에서 버퍼로 사용할 수 있다.○ 예비보고사항1. 반전 증폭기와 비반전 증폭기의 차이점을 설명하고 각각 전압 이득, 입력 임피던스, 출력 임피던스를 구하라.반전 증폭기는 입력 신호의 위상과 출력 신호의 위상이 180도 차이가 나면서 원하는 비율로 증폭하는 증폭기를 말한다. 전압이득은 이고, 입력 임피던스이고, 출력 임피던스 이다.비반전 증폭기는 입력 신호의 위상과 출력 신호의 위상이 동일하면서 원하는 비율로 증폭하는 증폭기를 말한다. 전압이득은 이고, 입력 임피던스이고, 출력 임피던스 이다.[ R1, R2 로 표현했지만, 커패시터나 인덕터가 부착되었을 때, 임피던스로 확장할 수 있다. 으로 임피던스로 확장할 수 있다. ][ 반전 증폭기 ] [ 비반전 증폭기 ]5. ① 전압 증폭기는 매우 높은 입력 임피던스를 가지며, 매우 낮은 출력 임피던스를 갖는다.② 그림 1의 회로에서 5kΩ, 1.25kΩ 일 때, 전압이득은 5/1.25 = 4 이다.③ 그림 3의 회로에서 10kΩ, 10kΩ, 입력 교류 전압은 1 일 때, 출력 전압은 1*(1+10/10)= 2 이다.④ 그림 4의 회로에서 +1.5V 의 직류 전압이 입력에 가해졌다. 출력 전압은 Vin=Vout=1.5이다.실험 방법1. 반전 증폭기1. 그림과 같이 OP Amp 회로를 연결 = = 10k ☊ 이다. 스위치 S1과 S2는 열어 둔다. 사인파 발생기의 주파수를 1 kHz로, 출력은 최소로 조정2. 두 스위치를 모두 닫고, 파형에 왜곡이 생기기 전까지 신호 발생기의 출력을 최대한 증가시킨다. 이 때 출력 신호 전압의 peak-to-peak를 측정하고 표 에 기록하라. 이 값은 회로에서 궤환 저항에 대한 왜곡이 없는 최대 출력 신호이다.3. 증폭기의 입력 신호 vin을 오실로스코프로 측정하고 표에 기록4. 증폭기의 이득 을 측정하고 기록5. 입출력의 위상을 비교하여 위상 차를 표에 기록하6. 표 에 주어진 각 저항 값들에 대해 단계 (2)~단계 (5)를 반복2. 비 반전 증폭기1. 스위치 S1과 S2를 열어 둔다.2. 회로를 그림 10과 같이 바꾼다. 전원은 그림 9와 같이 9V로 그대로 두고 신호 발생기의 주파수를 1kHz로 출력은 최소가 되게 조정3. 스위치 S1과 S2를 닫고, 표에 주어진 각 저항 값들에 대하여 실험 1과 같은 과정을 통해 얻어진 데이터를 표에 기록Pspice 시뮬레이션과 설명[ 반전 증폭기 ]사용 Rf2500 Ω3323 Ω5000 Ω전압이득-0.25-0.33-0.5사용 Rf10 kΩ20 kΩ30 kΩ전압이득-1-2-3Rf 저항을 변화시키면서 얻은 시뮬레이션 파형이다. 전압이득은 Vin의 Vpp는 500mV-(-500mV)=1V로 계산하였고 Vout의 Vpp는 최대값-최소값으로 Vpp를 정하여 전압이득(Vout/Vin)을 구하였다. 위상차가 반주기인 0.5ms만큼 생겨 신호가 반전됨을 확인하였다. 또 결과적으로 전압이득은 임을 확인하였다.[ 비반전 증폭기 ]사용 Rf2500 Ω3323 Ω5000 Ω전압이득+1.25+1.33+1.5사용 Rf10 kΩ20 kΩ30 kΩ전압이득+2+3+4Rf 저항을 변화시키면서 얻은 시뮬레이션 파형이다. 전압이득은 Vin의 Vpp는 500mV-(-500mV)=1V로 계산하였고 Vout의 Vpp는 최대값-최소값으로 Vpp를 정하여 전압이득(Vout/Vin)을 구하였다. 위상차가 거의 생기지 않으며 비반전의 형태가 나타남을 확인하였다. 또 결과적으로 전압이득은 임을 확인하였다.

공학/기술| 2017.12.27| 5페이지| 1,000원| 조회(205)

OP-Amp, 전자회로, 실험보고서, 결과보고서, op amp, 전자회로실험, 예비..

미리보기

닫기