*범* 스토어

*범*

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

83개
전체 판매량

730개
최근 3개월 판매량

0개
자료후기 점수

평균A
자료문의 응답률

67%

전체자료 83개

[A+]전전컴실험I-Lab09-Post-RC, RL, RLC 회로의 시간영역응답

[10주차] PostLab Report- Title: RC, RL, RLC 회로의 시간영역응답 -담당교수담당조교실험일학번이름목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-3가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-32. Materials & Methods (실험장비및재료와실험방법) ‥‥‥4-5가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥4-53. Results of this Lab (실험결과)‥‥‥‥‥‥‥‥‥‥‥6-15가. Results of Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6-154. Discussion (토론) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16-18가. Discussion‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥16-185. Conclusion (결론)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥19가. Summarize experiment contents & purpose of this Lab‥‥‥‥‥‥19나. Studies from this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥196. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥20각각의 RC, RL, RLC 회로에서 저항의 변화와 각각의 소자 값의 변화에 따른 시정수를 관찰하고 이를 이론 값과 비교한다. 이론적으로 배운 값들을 실험을 통해 확인하고, 증명한다.1. Introduction (실험에대한소개)가. Purpose of this LabRC, RL, RLC 회로의 시간영역응답에 관해 실험하고 학습한다.나. Essential Backgrounds (Required theory) for this LabRC time response 이론그림 SEQ 그림 * ARABIC 1그림 1 에서 초기조건 로 카패시터에 초기에 에너지가 충전되어 있지 않다고 가정한다./R이다.[A]직렬 RLC time response 이론그림 SEQ 그림 * ARABIC 3그림 3에서 초기조건 로 인덕터와 카패시터에 초기에 에너지가 충전되어 있지 않다고 가정한다. 직류 전압원 이 에 RLC 직렬회로에 가해진다. 이때, 공진각주파수 와 지수댐핑계수 α는 다음과 같이 정의된다.입력이 있는 직렬 RLC 회로의 2차 미분방정식을 풀면 출력전압 는 다음의 셋 중에 하나의 경우에 해당한다.인 경우 (over damped case)인 경우 (critical damped case)인 경우 (under damped case)2. Materials & Methods (실험장비및재료와실험방법)실험에 필요한 장비 및 부품실험 장비 : power supply 1 대, 오실로스코프 1 대, 멀티미터 1 대실험에 필요한 부품 : 1kΩ 1개, 2kΩ 1개, 3kΩ 1개, 560Ω 1개, 91Ω 1개 , 33mH 1개, 2.2μF 1개, 4.7nF 1개, 가변저항 5kΩ 1개, 가변저항 1kΩ 1개실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서Procedure of the Lab 1.[1-1] 그림 4에서 입력전압 는 듀티비 50%의 0 ~ 1V 의 값을 갖는 의 구형파가 인가된다. (단, ) 이고 R이 각각 1kΩ ,2kΩ ,3kΩ 일 때의 3 가지 경우에 대해 구한 출력전압 의 실험결과와 Pspice 결과를 비교하라.[1-2] 위의 [1-1]에서 구한 세가지 실험결과에서 각각의 시정수를 구하고 이론적으로 구한 시정수 τ=RC값과 비교하라. 그리고 5kΩ가변저항을 사용하여 시정수 변화를 관찰하라.Procedure of the Lab 2.[2-1] 그림 5에서 입력전압 는 듀티비 50%의 0 ~ 1V 의 값을 갖는 f=15kHz 의 구형파가 인가된다. (단,) 이고 R이 각각 1kΩ ,2kΩ ,3kΩ 일 때의 3가지 경우에 대해 구한 출력전류 의 실험결과와 Pspice 결과를 비교하라.[2-2] 위의 [2-1]에서 구한 세가지 실험결과에서 시정수를가지 경우에 대해 구한 출력전압 의 실험결과와 Pspice 결과를 비교하라. 그리고 1kΩ 가변저항을 사용하여 시정수 변화를 관찰하라.3. Results of this Lab (실험결과)실험결과Procedure of the Lab 1.1-1)R = 1kΩ그림 SEQ 그림 * ARABIC 4 R=1kΩ 출력파형,그림 SEQ 그림 * ARABIC 5 PSpice 결과(1kΩ=초록색 그래프)R = 2kΩ그림 SEQ 그림 * ARABIC 6 R=2kΩ 출력파형,그림 SEQ 그림 * ARABIC 7 PSpice 결과(2kΩ=빨간색 그래프)R = 3kΩ그림 SEQ 그림 * ARABIC 8 R=3kΩ 출력파형,그림 SEQ 그림 * ARABIC 9 PSpice 결과(3kΩ=파란색 그래프)1-2)그림 SEQ 그림 * ARABIC 10 R = 1kΩ일 때, 시정수 = 2.4m (이론 값 = 2.2m)그림 SEQ 그림 * ARABIC 11 R = 2kΩ일 때, 시정수 = 4.8m (이론 값 = 4.4m)그림 SEQ 그림 * ARABIC 12 R = 3kΩ일 때, 시정수 = 6.8m (이론 값 = 6.6m)그림 SEQ 그림 * ARABIC 13 가변저항R = 0kΩ 일 때 파형그림 SEQ 그림 * ARABIC 14 가변저항R = 2.5kΩ 일 때 파형그림 SEQ 그림 * ARABIC 15 가변저항R = 5kΩ 일 때 파형Procedure of the Lab 2.2-1)그림 SEQ 그림 * ARABIC 16 R = 1kΩ일 때 파형그림 SEQ 그림 * ARABIC 17 R = 2kΩ일 때 파형그림 SEQ 그림 * ARABIC 18 R = 3kΩ일 때 파형그림 SEQ 그림 * ARABIC 19 PSpicr i(t)결과 (1kΩ=초록색, 2kΩ=빨간색, 3kΩ=파란색)2-2)그림 SEQ 그림 * ARABIC 20 R=1kΩ일 때, 시상수=3.1u(이론값=3.3u)그림 SEQ 그림 * ARABIC 21 R=2kΩ일 때, 시상수=1.6u(이론값=1.66u)그RABIC 27 일 때 출력파형그림 SEQ 그림 * ARABIC 28 일 때 출력파형그림 SEQ 그림 * ARABIC 29 위의 세가지 경우에 대한 PSpice결과 ()그림 SEQ 그림 * ARABIC 30 가변저항R=0kΩ 일 때 파형그림 SEQ 그림 * ARABIC 31 가변저항R=0.5kΩ 일 때 파형그림 SEQ 그림 * ARABIC 32 가변저항R=1kΩ 일 때 파형4. Discussion (토론)(1) Procedure of the Lab 1R = 1kΩ그림 SEQ 그림 * ARABIC 4 R=1kΩ 출력파형,R = 2kΩ그림 SEQ 그림 * ARABIC 6 R=2kΩ 출력파형,R = 3kΩ그림 SEQ 그림 * ARABIC 8 R=3kΩ 출력파형,그림 SEQ 그림 * ARABIC 9 PSpice 결과(3kΩ=파란색 그래프)실험 결과를 통해, R이 각각 1kΩ ,2kΩ ,3kΩ 일 때, 모두 실험을 통해 얻은 출력전압 의 파형과 PSpice의 결과 그래프가 일치한다는 것을 알 수 있다.R=1kΩR=2kΩR=3kΩ실험을 통해 얻은 시정수2.4m4.8m6.8m이론 값2.2m4.4m6.6m오차율9.1%9.1%3%저항에 따라 실험을 통해 얻은 시정수의 값은 위의 표와 같다. 또한 이론값과 비교하여 오차율을 계산하였다. R=1kΩ, 2kΩ 일때에는 오차율이 9.1%, R=3kΩ 일때에는 오차율이 3%가 발생하였다. 이러한 오차율은 무시할 수 없는 도선의 저항과 커서를 이용하여 시정수를 측정하는데서 발생한 오차의 원인이라고 볼 수 있다. 또한, 가변저항을 사용하여 시정수를 관찰하였을 때, τ=RC 식에 따라서, 저항의 값이 커질수록 시정수가 커짐을 볼 수 있다.(2) Procedure of the Lab 2PreLab에서 PSpice를 통해 구한 그래프는 출력전류 i(t)의 그래프이기 때문에 실험을 통해 구한 출력전압 V(t)의 출력파형과는 다르다. 따라서 PSpice를 통해 구한 출력전압 V(t)의 그래프는 아래에 실험을 통해 구한 출력파형의 사시정수3.1u1.6u1.1u이론 값3.3u1.66u1.1u오차율6.1%4%0%각 저항에 따라 실험을 통해 얻은 시정수의 값은 위의 표와 같다. 각각의 이론 값과 비교하여 나온 오차율은 R=1kΩ, 2kΩ, 3kΩ일 때 각, 6.1%, 4%, 0% 이다. 발생한 오차율의 원인으로는 무시할 수 없는 도선의 저항, 커서를 이용한 측정에서의 오차등을 생각 할 수 있다. 또한 가변저항을 사용하여 시정수 변화를 관찰하였을 때, τ=L/R식에 따라서 가변저항의 값을 증가시켜줌에 따라 시정수는 작아짐을 관찰 할 수 있다.Procedure of the Lab 3그림 SEQ 그림 * ARABIC 26 일 때 출력파형그림 SEQ 그림 * ARABIC 27 일 때 출력파형그림 SEQ 그림 * ARABIC 28 일 때 출력파형그림 SEQ 그림 * ARABIC 29 위의 세가지 경우에 대한 PSpice결과 ()문제에서 준 (a), (b), (c) 경우에 따라 구한 출력전압 의 파형은 위의 사진과 같다. PSpice결과 그래프와 비교했을 때 각각 그래프가 일치한다.또한, 1kΩ가변저항을 사용하여서 실험을 진행하였을 때, 출력전압 의 파형 변화는 다음과 같다.그림 SEQ 그림 * ARABIC 30 가변저항R=0kΩ 일 때 파형그림 SEQ 그림 * ARABIC 31 가변저항R=0.5kΩ 일 때 파형그림 SEQ 그림 * ARABIC 32 가변저항R=1kΩ 일 때 파형이를 통해 확인 했을 때, 저항이 점차 증가함에 따라 시정수가 증가함을 알 수 있다.5. Conclusion (결론)가. Summarize experiment contents & purpose of this Lab이번 실험에서는 각각의 회로에서 소자들의 변화에 따라 시정수의 변화를 관찰하였다. RC, RL, RLC 회로를 구성하여 실험을 진행하였고, 또한 각각의 회로안에서 저항 값을 변화시켜 시정수를 확인하였다. 이를 PreLab에서의 이론 값에 따른 시정수 값과 비교하였다.나. Studies from this LabAT 3

공학/기술| 2017.11.24| 21페이지| 1,000원| 조회(220)

전자전기컴퓨터설계, 전전설, 시립대전전설, 전전설레포트, 전자전기컴퓨터설계레포트, 전전설결과레포트

미리보기

닫기
[A+]전전컴실험I-Lab08-Pre-노턴의 정리, 테브난의 정리, 그리고 최대전력전달

[08주차] PreLab Report- Title: 노턴의 정리, 테브난의 정리, 그리고 최대전력전달 -담당교수담당조교실험일학번이름목차1. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥ 2가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥22. RreLab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3-12가. PreLab.‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3-123. Materials & Methods (실험장비및재료와실험방법) ‥‥‥13-15가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥13-154. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥25Introduction 실험 제목 :노턴의 정리, 테브난의 정리, 그리고 최대전력전달)Purpose of this Lab노턴, 테브난 정리에 대해서 알아보고 그 정리를 이용해 최대전력을 전달하는 회로의 조건에 대해 알아본다.Essential backgrounds for this Lab1) 테브난 정리 이론1-1) 주어진 선형회로를 Network A, Network B 로 나눈다. (Network 중에 종속전원 이있으면, 그의 제어변수도 같은 Network 안에 있어야 한다.)1-2) Network B 를 분리시켜 Network A 의 출력단자를 개방하였을 때 나타나는 개방전압 (open circuit voltage) 를 구한다.1-3) Network A에서 전원을 제거하고 (독립 전압원 : short, 독립 전류원 : open, 종속 전원 : 그대로 유지) 구한 등가저항와 를 직렬로 접속한다. -Network B 의 모든 전류, 전압, 전력은 원래대로 유지된다.(2)노턴 정리 이론2-1) 주어진 선형회로를 Network A, Network B 로 나눈다. (Network 중에 종속전원이 있으면, 그의 제어변수도 같은 Network 안에 있어야 한다.)2-2) Network B 를 분리시켜 Network A 의 출력단자를 단락하였을 때 흐르는 단락 전류 (short circuit current)를 구한다.2-3) Network A에서 전원을 제거하고 (독립 전압원 : short, 독립 전류원 : open, 종속 전원 : 그대로 유지) 구한 등가저항와 를 병렬로 접속한다. - Network B 의 모든 전류, 전압, 전력은 원래대로 유지된다.(3) 최대전력전달 이론3-1)주어진 선형회로를 Network A, Network B 로 나눈다.3-2) Network B 가 부하저항이라면, Network A 의 테브난 등가저항와 부하저항이 같을 때 (즉, =), Network A 로 부터 최대전력이 부하저항에 전달된다. (참고 : Network B 가 부하 임피던스이라면, =일때, 최대전력이전달된다.)Pre LabPreLab1아래 그림의 회로를 Pspice로 구현하고 출력전류I_o를 확인한다. (두 전압원을 각각12u(t)V, 6u(t)V로 설정하고I_o는t=1sec와 t=10sec로 각기 다른 시간대에 확인하고 그 값이 같다면 이유는 무엇인가?)그림 SEQ 그림 * ARABIC 1그림 SEQ 그림 * ARABIC 2 테브난 회로 1그림 SEQ 그림 * ARABIC 3 그림2 회로에 따른 I의 파형위 그림의 테브난 결과와 Nodal Analysis 결과가 서로 같음을 확인하기 위해 아래 그림과 같이 super node 를 정의한다. super node 에 대해 Kirchhoff Current Law를 적용하고v_1,v_2, v_3를 구한 다음에 I_o=i_1+i_2를 이용하여 I_o를 구해 위의 테브난결과와 같음을 손으로 직접 풀고 확인한다.그림 SEQ 그림 * ARABIC 4그림 SEQ 그림 * ARABIC 5 손 풀이이 그림 1에서 Network B를 제거한 그림 3의 회로를 Pspice로 구현하고 개방전압 V_oc를 확인한다.그림 SEQ 그림 * ARABIC 6그림 3에서 i_1, i_2를 손으로 직접 풀어 구한 다음에옴의 법칙에 의해 개방전압 v_oc를 계산하여 위에서 Pspice로 구한 값과 같음을그림 SEQ 그림 * ARABIC 7 테브난 회로 2그림 SEQ 그림 * ARABIC 8 그림 7에 따른 회로의 파형그림 SEQ 그림 * ARABIC 9 손 풀이그림 3의 회로에서 독립 전압원을 제거한 그림 4의 회로에 대해, 테브난등가저항를 손으로 구한다.그림 SEQ 그림 * ARABIC 10그림 SEQ 그림 * ARABIC 11 손풀이2에서 구한 개방전압v_oc와 3에서 구한 테브난등가저항R_th를 직렬로 이은 다음 그림 1에서 제거한 network B를 연결한 것이 그림 5에 있다. 그림 5에서 출력전류 I_o를 손으로 계산하고 이를1의 결과와 같음을 확인하라.그림 SEQ 그림 * ARABIC 12그림 SEQ 그림 * ARABIC 13 손 풀이PreLab 2그림 14의 회로를Pspice로 구현하고 단락전류 I_sc를 확인한다.그림 SEQ 그림 * ARABIC 14그림 15에서 super node 에 대해 Kirchhoff Current Law를 적용하고 v_1, v_2를 구한 다음에 I_sc=i_1+i_2를 이용하여 손으로 직접 I_sc를 풀어, 위에서 Pspice로 구한 값과 같음을 확인한다.그림 SEQ 그림 * ARABIC 15그림 SEQ 그림 * ARABIC 16 회로그림 SEQ 그림 * ARABIC 17 손 풀이1에서 구한 단락전류 I_sc와3에서 구한 테브난등가저항R_th를 병렬로 이은 다음 그림 1에서 제거한 network B를 연결한 것이 그림 8에 있다. 그림 8에서 출력전류 I_o를 손으로 계산하고 이를1의 결과와 같음을 확인하라. (힌트: R_th의 양단에 걸린 전압이 -6V 이므로R_th를 아래에서 위로 흐르는 전류는 4.5mA이다.) 또한,v_oc=R_th I_sc가 되는지 확인하라.그림 SEQ 그림 * ARABIC 18그림 SEQ 그림 * ARABIC 19 회로그림 SEQ 그림 * ARABIC 20 손 풀이PreLab 3그림 9의 회로에서 부하저항R_L에 최대전력이 전달되기 위한 R_L값과 그때의 최대전력값을 구하고자 한다. Pspice를 이용하여 표 1의 빈 칸을 채워라.그림 SEQ 그림 * ARABIC 21표 SEQ 표 * ARABIC 1(Ω)03306**************************3000500010000(V)0-0.7936-1.324-1.714-1.998-2.218-2.400-2.544-2.664-2.769-3.158-3.529(A)0-2.45-2.007-1.714-1.502-1.336-1.200-1.092-1.002-0.9231-0.63160.3529P(W)0.0001.9442.6572.9383.0012.9632.8802.7782.6692.5561.9951.245그림 SEQ 그림 * ARABIC 22 Ω그림 SEQ 그림 * ARABIC 23 Ω그림 SEQ 그림 * ARABIC 24Ω그림 SEQ 그림 * ARABIC 25 Ω그림 SEQ 그림 * ARABIC 26 Ω그림 SEQ 그림 * ARABIC 27 1660Ω그림 SEQ 그림 * ARABIC 28 2000Ω그림 SEQ 그림 * ARABIC 29 2330Ω그림 SEQ 그림 * ARABIC 30 2660Ω그림 SEQ 그림 * ARABIC 31 3000Ω그림 SEQ 그림 * ARABIC 32 5000Ω그림 SEQ 그림 * ARABIC 33 10000Ω표 1에서 x좌표로 부하저항R_L을 y좌표로 전력P를 함수 그래프로 그리고 전력P가 최대가 되는 R_L값과 그때의 최대 전력값P_max를 확인하라. 또한, 이 때의R_L값과 2.1.3에서 구한 테브난 등가저항R_th와 같은지 확인하라.위의 그래프를 보면 저항이 1330일 때 전력의 최대값, 약 3을 갖는다. 즉 위에서 구한 등가저항 4/3kΩ과 같다.Materials & Methods실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서(1) Procedure of the Lab 1.(1-1) 그림 1의 회로를 구현하고 출력 전류 를 측정한다.(1-2) 그림 2의 회로를 구현하고 개방전압를 측정한다.(1-3) 그림 2에서 구한 개방전압v_oc와 그림 2의 회로에서 독립 전압원을 제거한 뒤 구한 테브난 등가저항Rth를 직렬로 이은 다음, 그림 1에서 제거한 network B를 연결한 그림 3의 회로를 구현하라. 출력전류Io를 측정하고 이를 1의 결과와 같음을 확인하라.(2) Procedure of the Lab 2.(2-1) 그림 4의 회로를 구현하고 단락전류 를 측정한다.(2-2) (2-1)에서 측정한 단락전류 I_o와 테브닌등가저항R_th를 병렬로 이은 다음 그림1 에서 제거한 network B를 연결한 것이 그림 5에 있다. 그림 5에서 출력전류I_o를측정하고 이를 1-1의 결과와 같음을 확인하라. 또한, v_oc=R_th I_sc가 되는지확인하라.(3) Procedure of the Lab 3.(3-1) 그림6의 회로에서 부하저항R_L에 최대전력이 전달되기 위한 R_L값과 그때의 최대전력값을 구하고자 한다. 실제로 부하저항R_L을 표 1과 같이 차례로 바꿔가면서v_L과 i_L을 측정하고 P를 계산하여 표 2의 빈 칸을 채워라. (3-2) 미분시간상수(RC)를 바꾸고 실험하고, simulation결과와 비교한다.(Ω)03306**************************3000500010000(V)(A)P(W)(3-1) 표 1에서 x좌표로 부하저항R_L을 y좌표로 전력 P를 함수 그래프로 그리고 전력 P가 최대가 되는 R_L값과 그때의 최대전력값P_max를 확인하라. 또한, 이 때의R_L 값과1-3에서 구한 테브닌등가저항R_th와 같은지 확인하라.4. Reference (참고문헌)[1] 실험교안 PAGE * MERGEFORMAT 16

공학/기술| 2017.11.24| 17페이지| 1,000원| 조회(139)

테브난의 정리, 노턴의 정리, 전자전기컴퓨터설계, 전전설, 시립대전전설, 전전설레..

미리보기

닫기
[A+]전전컴실험I_Lab06_Post_노드해석, 메쉬해석 그리고 중첩의 정리

[07주차] PostLab Report- Title: 노드해석, 메쉬해석 그리고 중첩의 정리 -담당교수담당조교실험일학번이름목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥ 2-4가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥ 2-42. Materials & Methods (실험장비및재료와실험방법) ‥‥‥5-6가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥5-63. Results of this Lab (실험결과)‥‥‥‥‥‥‥‥‥‥‥7-20가. Results of Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥7-204. Discussion (토론) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥21-22가. Discussion‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥21-225. Conclusion (결론)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥23가. Summarize experiment contents & purpose of this Lab‥‥‥‥‥‥23나. Studies from this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥236. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥24이론으로 배웠던 Node, Mesh, SuperPosition Analysis 방법들을 실험에서 사용한다. 또한 실험결과의 값들과 PSpice로 분석한 결과 값들을 비교, 분석하여 Node, Mesh, SuperPosition Analysis 방법들이 성립함을 알게된다.1. Introduction (실험에대한소개)가. Purpose of this LabNodal Analysis, Mesh Analysis 방법과 Superposition 방법을 사용하여 회로를 분석하고 그 실험 결과를 PSpice 로 분석한 결과와 비교한다.나. Essential Backgrounds (Requir의 전류의 합은 zero라는 KCL을 이용하여, node equation을 세울 수 있다. 식 (1), (2)에 를 대입하여 의 값을 구할 수 있다.그림 SEQ 그림 * ARABIC 1 Nodal Analysis(2)Mesh AnalysisMesh 는 안에 loop가 없는 가장 작은 loop 회로를 의미하며, 그림의 각 소자 에 흐르는 전류는 그 소자를 공유하는 mesh들에 흐르는 current의 합 또는 차로 표현할 수 있다. 이 때, KVL 을 이용하여 시계 방향으로의 전압강하를 표현한 계산식을 풀어서, 각 mesh current의 값을 구할 수 있다.그림 SEQ 그림 * ARABIC 2 Mesh AnalysisSuperposition여러 개의 전원을 포함하는 회로에서 각 단자에 걸리는 전압과 각 경로를 흐르는 전류는 각 전원이 단독으로 존재한다고 가정하였을 경우에 각 단자에 걸 리는 전압과 각 경로를 흐르는 전류를 모두 대수적으로 합한 것과 동일하다.아래의 회로에서 V1=V'1+V"1 V2=V'2+V"2 V3=V'3+V"3I1=I'1+I"1 I2=I'2+I"2 I3=I'3+I"3 가 성립한다. 전압과 전류를 합할 때에는 더하여지는 전압의 극성과 전류의 방향을 고려하 여야 한다.그림 SEQ 그림 * ARABIC 3 Superposition2. Materials & Methods (실험장비및재료와실험방법)실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서(1) Procedure of the Lab 1. : Node Analysis다음 회로의 을 측정한 후, 예비보고서의 결과와 비교하시오.둘 사이에 차이가 발생하면 그 원인을 분석하시오.(2) Procedure of the Lab 2. : Superposition다음의 값을 측정하시오.I1I210 KΩ 양단의 전압2-1) / 만 연결하고 따로 측정한 값을 더한 값2-2) 두 전압원을 모두 연결하여 측정한 값2-3) 위의 두 값을 비교하여 Superposition이 성립되는지 확인하시오.2-4 간격으로 변함에 따라 Vo의 주기가 변하는 것을 그래프로 그리시오..3. Results of this Lab (실험결과)실험결과Procedure of the Lab 1.그림 SEQ 그림 * ARABIC 4 회로구성그림 SEQ 그림 * ARABIC 5 Vout 측정 값Procedure of the Lab 2.(2-1)Vs1만 연결하고 측정한 값그림 SEQ 그림 * ARABIC 6 V1 측정회로그림 SEQ 그림 * ARABIC 7 V1 측정 값그림 SEQ 그림 * ARABIC 8 V2 측정회로그림 SEQ 그림 * ARABIC 9 V2 측정 값그림 SEQ 그림 * ARABIC 10 10K 양단 전압 측정 회로그림 SEQ 그림 * ARABIC 11 10K 양단 전압 측정 값(2-2)Vs2만 연결하고 측정한 값그림 SEQ 그림 * ARABIC 12 V1 측정회로그림 SEQ 그림 * ARABIC 13 V1 측정 값그림 SEQ 그림 * ARABIC 14 V2 측정 회로그림 SEQ 그림 * ARABIC 15 V2 측정 값그림 SEQ 그림 * ARABIC 16 10K 양단 전압 측정 회로그림 SEQ 그림 * ARABIC 17 10K 양단 전압 측정 값(2-3)둘 다 연결하고 측정한 값그림 SEQ 그림 * ARABIC 18 V1 측정 회로그림 SEQ 그림 * ARABIC 19 V1 측정 값그림 SEQ 그림 * ARABIC 20 V2 측정 회로그림 SEQ 그림 * ARABIC 21 V2 측정 값그림 SEQ 그림 * ARABIC 22 10K 양단 전압 측정 회로그림 SEQ 그림 * ARABIC 23 10K 양단 전압 측정 값Procedure of the Lab 3.그림 SEQ 그림 * ARABIC 24 주파수 990Hz그림 SEQ 그림 * ARABIC 25 주파수 990Hz일 때, 파형그림 SEQ 그림 * ARABIC 26 주파수 991Hz그림 SEQ 그림 * ARABIC 27 주파수 991Hz일 때, 파형그림 SEQ 그림 * ARAB파수 995Hz그림 SEQ 그림 * ARABIC 35 주파수 995Hz일 때, 파형그림 SEQ 그림 * ARABIC 36 주파수 996Hz그림 SEQ 그림 * ARABIC 37 주파수 996Hz일 때, 파형그림 SEQ 그림 * ARABIC 38 주파수 997Hz그림 SEQ 그림 * ARABIC 39 주파수 997Hz일 때, 파형그림 SEQ 그림 * ARABIC 40 주파수 998Hz그림 SEQ 그림 * ARABIC 41 주파수 998Hz일 때, 파형그림 SEQ 그림 * ARABIC 42 주파수 999Hz그림 SEQ 그림 * ARABIC 43 주파수 999Hz일 때, 파형그림 SEQ 그림 * ARABIC 44 주파수 1000Hz그림 SEQ 그림 * ARABIC 45 주파수 1000Hz일 때, 파형그림 SEQ 그림 * ARABIC 46 주파수 1001Hz그림 SEQ 그림 * ARABIC 47 주파수 1001Hz일 때, 파형그림 SEQ 그림 * ARABIC 48 주파수 1002Hz그림 SEQ 그림 * ARABIC 49 주파수 1002Hz일 때, 파형그림 SEQ 그림 * ARABIC 50 주파수 1003Hz그림 SEQ 그림 * ARABIC 51 주파수 1003Hz일 때, 파형그림 SEQ 그림 * ARABIC 52 주파수 1004Hz그림 SEQ 그림 * ARABIC 53 주파수 1004Hz일 때, 파형그림 SEQ 그림 * ARABIC 54 주파수 1005Hz그림 SEQ 그림 * ARABIC 55 주파수 1005Hz일 때, 파형그림 SEQ 그림 * ARABIC 56 주파수 1006Hz그림 SEQ 그림 * ARABIC 57 주파수 1006Hz일 때, 파형그림 SEQ 그림 * ARABIC 58 주파수 1007Hz그림 SEQ 그림 * ARABIC 59 주파수 1007Hz일 때, 파형그림 SEQ 그림 * ARABIC 60 주파수 1008Hz그림 SEQ 그림 * ARABIC 61 주파수 1008Hz일 때, 파형그림 SEQ 그림 *= 4.3636오차 = 0.0516오차율 = 1.18%실험결과와 예비레포트 결과 간에 오차와 오차율 모두 낮은 값을 보였다. 이는 실험이 올바르게 되었음을 알 수 있다.(2) Procedure of the Lab 22-12-22-3V13.38900.82704.1979V21.66551.68963.33503.3256-1.64951.6798(2-1)의 실험결과와 (2-2)의 실험결과 합은 다음과 같다.(2-1) + (2-2)2-3오차율V14.21604.19790.43%V23.35513.33500.003%1.67611.67980.22%(2-1)의 실험결과와 (2-2)의 실험결과 합과 (2-3)실험의 오차율은 위의 값과 같다. 아주 작은 오차율을 보였고, 이에 따라 SuperPosition이론이 성립함을 알 수 있다.(3) Procedure of the Lab 3Delta F 가 증가함에 따라, 즉 990Hz에서 1010Hz로 증가함에 따라 주기는 대체적으로 감소함을 보인다. 실험결과를 보면 Oscilloscope가 입력받은 주파수 값이 우리가 설정한 주파수 값과 다름을 알 수 있다. 이러한 오차 때문에 그래프가 온전한 감소그래프가 나오지 않았다고 생각한다. 만약 Delta F의 주파수 변화를 1Hz 씩이 아닌, 더 큰 값으로 실험을 한다면 그래프는 더 확연한 감소형 그래프를 나타낼 것이다.5. Conclusion (결론)가. Summarize experiment contents & purpose of this Lab이론으로만 학습 하였던 Node, Mesh, SuperPosition Analysis에 대해 실험을 통해 배우게 되었다. 확실한 결과 값과 적은 오차율 등으로 이러한 분석들이 성립함을 다시 한번 알게 되었다. 또한 PSpice를 이용하며 어떤 회로에 대한 원하는 결과 값을 도출해 나가는 방법도 다시 한번 공부하고 숙달하였다.나. Studies from this LabNode, Mesh, SuperPosition Analysis를 통해, 각 회로에서 소자에 2

공학/기술| 2017.11.24| 26페이지| 1,000원| 조회(91)

전자전기컴퓨터설계, 전전설, 시립대전전설, 전전설레포트, 전자전기컴퓨터설계레포트, 전전설예비레포트

미리보기

닫기
[A+]전전컴실험I-Lab10-Post-RC, RL, RLC 회로의 주파수영역응답

[11주차] PostLab Report- Title: RC, RL, RLC 회로의 주파수영역응답 -담당교수담당조교실험일학번이름목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-4가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-42. Materials & Methods (실험장비및재료와실험방법) ‥‥‥5-6가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥5-63. Results of this Lab (실험결과)‥‥‥‥‥‥‥‥‥‥‥7-28가. Results of Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥7-284. Discussion (토론) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥29-35가. Discussion‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥29-355. Conclusion (결론)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥36가. Summarize experiment contents & purpose of this Lab‥‥‥‥‥‥36나. Studies from this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥366. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥37각각의 RC, RL, RLC회로에서 입력 주파수에 따라 출력전압에 관한, voltage gain의 변화를 살펴본다. PSpice의 결과와 실험을 통해 측정된 결과를 표와 데이터를 통해 비교함으로써 우리가 배웠던 식에 대해 다시 한번 확인한다.1. Introduction (실험에대한소개)가. Purpose of this LabRC, RL, RLC 회로의 주파수영역응답에 관해 실험하고 학습한다.나. Essential Backgrounds (Required theory) for this LabRC frequency response 이론그림 SEQ 그림 * ARABIC 1그림 1에서V0.5kHz 설정그림 SEQ 그림 * ARABIC 6 주파수 0.5kHz 출력파형그림 SEQ 그림 * ARABIC 7 주파수 1kHz 설정그림 SEQ 그림 * ARABIC 8 주파수 1kHz 출력파형그림 SEQ 그림 * ARABIC 9 주파수 1.5kHz 설정그림 SEQ 그림 * ARABIC 10 주파수 1.5kHz 출력파형그림 SEQ 그림 * ARABIC 11 주파수 2kHz 설정그림 SEQ 그림 * ARABIC 12 주파수 2kHz 출력파형그림 SEQ 그림 * ARABIC 13 주파수 2.5kHz 설정그림 SEQ 그림 * ARABIC 14 주파수 2.5kHz 출력파형그림 SEQ 그림 * ARABIC 15 주파수 3kHz 설정그림 SEQ 그림 * ARABIC 16 주파수 3kHz 출력파형그림 SEQ 그림 * ARABIC 17 주파수 3.5kHz 설정그림 SEQ 그림 * ARABIC 18 주파수 3.5kHz 출력파형그림 SEQ 그림 * ARABIC 19 주파수 4kHz 설정그림 SEQ 그림 * ARABIC 20 주파수 4kHz 출력파형그림 SEQ 그림 * ARABIC 21 주파수 4.5kHz 설정그림 SEQ 그림 * ARABIC 22 주파수 4.5kHz 출력파형그림 SEQ 그림 * ARABIC 23 주파수 5kHz 설정그림 SEQ 그림 * ARABIC 24 주파수 5kHz 출력파형그림 SEQ 그림 * ARABIC 25 주파수 5.5kHz 설정그림 SEQ 그림 * ARABIC 26 주파수 5.5kHz 출력파형그림 SEQ 그림 * ARABIC 27 주파수 6kHz 설정그림 SEQ 그림 * ARABIC 28 주파수 6kHz 출력파형그림 SEQ 그림 * ARABIC 29 주파수 6.5kHz 설정그림 SEQ 그림 * ARABIC 30 주파수 6.5kHz 출력파형그림 SEQ 그림 * ARABIC 31 주파수 7kHz 설정그림 SEQ 그림 * ARABIC 32 주파수 7kHz 출력파형그림 SEQ 그림 * ARABIC 33 IC 56 주파수 5kHz 설정그림 SEQ 그림 * ARABIC 57 주파수 5kHz 출력파형그림 SEQ 그림 * ARABIC 58 주파수 6kHz 설정그림 SEQ 그림 * ARABIC 59 주파수 6kHz 출력파형그림 SEQ 그림 * ARABIC 60 주파수 7kHz 설정그림 SEQ 그림 * ARABIC 61 주파수 7kHz 출력파형그림 SEQ 그림 * ARABIC 62 주파수 8kHz 설정그림 SEQ 그림 * ARABIC 63 주파수 8kHz 출력파형그림 SEQ 그림 * ARABIC 64 주파수 9kHz 설정그림 SEQ 그림 * ARABIC 65 주파수 9kHz 출력파형그림 SEQ 그림 * ARABIC 66 주파수 10kHz 설정그림 SEQ 그림 * ARABIC 67 주파수 10kHz 출력파형그림 SEQ 그림 * ARABIC 68 주파수 11kHz 설정그림 SEQ 그림 * ARABIC 69 주파수 11kHz 출력파형그림 SEQ 그림 * ARABIC 70 주파수 12kHz 설정그림 SEQ 그림 * ARABIC 71 주파수 12kHz 출력파형그림 SEQ 그림 * ARABIC 72 주파수 13kHz 설정그림 SEQ 그림 * ARABIC 73 주파수 13kHz 출력파형그림 SEQ 그림 * ARABIC 74 주파수 14kHz 설정그림 SEQ 그림 * ARABIC 75 주파수 14kHz 출력파형그림 SEQ 그림 * ARABIC 76 주파수 15kHz 설정그림 SEQ 그림 * ARABIC 77 주파수 15kHz 출력파형그림 SEQ 그림 * ARABIC 78 주파수 16kHz 설정그림 SEQ 그림 * ARABIC 79 주파수 16kHz 출력파형그림 SEQ 그림 * ARABIC 80 주파수 17kHz 설정그림 SEQ 그림 * ARABIC 81 주파수 17kHz 출력파형그림 SEQ 그림 * ARABIC 82 주파수 18kHz 설정그림 SEQ 그림 * ARABIC 83 주파수 18kHz 출력파형그림 SEQ 그림 * ARABIC주파수 4.5kHz 설정그림 SEQ 그림 * ARABIC 108 주파수 4.5kHz 출력파형그림 SEQ 그림 * ARABIC 109 주파수 5kHz 설정그림 SEQ 그림 * ARABIC 110 주파수 5kHz 출력파형그림 SEQ 그림 * ARABIC 111 주파수 5.5kHz 설정그림 SEQ 그림 * ARABIC 112 주파수 5.5kHz 출력파형그림 SEQ 그림 * ARABIC 113 주파수 6kHz 설정그림 SEQ 그림 * ARABIC 114 주파수 6kHz 출력파형그림 SEQ 그림 * ARABIC 115 주파수 6.5kHz 설정그림 SEQ 그림 * ARABIC 116 주파수 6.5kHz 출력파형그림 SEQ 그림 * ARABIC 117 주파수 7kHz 설정그림 SEQ 그림 * ARABIC 118 주파수 7kHz 출력파형그림 SEQ 그림 * ARABIC 119 주파수 7.5kHz 설정그림 SEQ 그림 * ARABIC 120 주파수 7.5kHz 출력파형그림 SEQ 그림 * ARABIC 121 주파수 8kHz 설정그림 SEQ 그림 * ARABIC 122 주파수 8kHz 출력파형그림 SEQ 그림 * ARABIC 123 주파수 8.5kHz 설정그림 SEQ 그림 * ARABIC 124 주파수 8.5kHz 출력파형그림 SEQ 그림 * ARABIC 125 주파수 9kHz 설정그림 SEQ 그림 * ARABIC 126 주파수 9kHz 출력파형그림 SEQ 그림 * ARABIC 127 주파수 9.5kHz 설정그림 SEQ 그림 * ARABIC 128 주파수 9.5kHz 출력파형그림 SEQ 그림 * ARABIC 129 주파수 10kHz 설정그림 SEQ 그림 * ARABIC 130 주파수 10kHz 출력파형표 SEQ 표 * ARABIC 5 실험을 통해 구한 voltage gainf[Hz]05*************025*************045005000Voltage gain00.350.470.510.520.510.50.480.470.4ge gain이 이론보다 낮게 측정되었다.Procedure of the Lab 2.표 SEQ 표 * ARABIC 3 실험을 통해 구한 voltagef[Hz]010*************050*************09000100000.030250.2050.350.490.590.670.730.770.820.850.87f[Hz]*************0*************00*************000200000.890.910.920.930.950.960.960.960.970.98그림 SEQ 그림 * ARABIC 88 실험을 통해 구한 voltage gain 그래프표 SEQ 표 * ARABIC 4 PSpice를 이용해 구한 voltage gain의 크기 ()f[Hz]010*************050*************09000100000.030250.30490.52480.67440.78600.84920.88350.9030.90370.90790.9120f[Hz]*************0*************00*************000200000.96000.95770.92250.93000.97390.97400.94840.97690.93480.9641그림 SEQ 그림 * ARABIC 136 PSpice를 이용해 구한 voltage gain 그래프실험에 있어서 조교님의 지시에 따라 voltage를 측정하고 이에 따른 voltage gain을 측정하였다. 따라서 PSpice를 통해 회로를 구성하여 voltage gain을 한번 더 측정하였다. 그래프를 통하여 결과를 확인하면 개형이 거의 일치한다. 하지만 표를 통해 각각의 값들을 살펴보면 큰 오차가 발생한다. 이러한 오차는 앞에서 언급했듯이 저항 자체의 오차, 또한 무시할 수 없는 도선의 저항등의 이유말고도 다른 오차원인이 존재 할 것이다.Procedure of the Lab 3.표 SEQ 표 * ARABIC 5 실험을 통해 구한 voltage gainf[Hz]05*************02500T 2

공학/기술| 2017.11.24| 37페이지| 1,000원| 조회(151)

전자전기컴퓨터설계, 전전설, 시립대전전설, 전전설레포트, 전자전기컴퓨터설계레포트, 전전설결과레포트

미리보기

닫기
[A+]사형제도존폐 찬반

사형제도 존폐 찬반저는 사형제도에 대해 반대합니다. 첫 번째로 사형제도를 통해 국가가 한 사람의 목숨을 가져간다는 것은 있을 수 없는 일 입니다. 극악한 범죄를 저지른 범죄자의 인권조차 무시될 수 없으며 이에 따라 그 인권을 ‘사형제도’라는 명목 하에 국가가 살인을 할 수는 없습니다. 법으로 둘러 쌓인 ‘사형제도’ 또한 한 사람의 생명을 앗아가는 살인입니다.두 번째, 한 명의 인권은 다른 여러 명의 인권과 비교될 수 없습니다. 연쇄살인을 저지른 범죄자가 다수의 인권을 앗아갔다고 해서 그 사람의 인권을 우리가 또는 국가가 처벌할 권리는 없습니다. 헌법 제 10조에 나와있듯이, 국가는 개인이 가지는 불가침의 기본적 인권을 확인하고 이를 보장해야 합니다. 극심한 범죄를 저지른 사람에게 국가는 법률에 의거한 정당한 처벌을 내려야지만 그것이 그 사람을 살인하는 것이라면 그 사람의 인권을 보장하지 않는 것입니다. 국가는 다수의 인권을 보장하듯 한 사람의 인권 또한 동등하게 보장해야 할 의무가 있습니다.세 번째, 범죄자가 재범을 일으킨다는 보장은 그 누구도 할 수 없습니다. 사형제도가 없을 시, 살인을 저지를 범죄자가 형을 마치고 사회로 다시 나왔을 때 다시 살인을 저지를 수 있다고 생각하는 것은 편견이며 헌법 제 27조 제 4항의 무죄추정의 원칙에 어긋나는 것 입니다. 살인범이 사회에 나왔을 때 다시 살인을 저지를 가능성은 그 누구도 예측할 수 없습니다. 단지 이것을 예방하기 위해서 사형제도가 필요한 것이라면, 살인을 다시 저지르지 않을, 죄를 뉘우친 사람의 인권은 무시되는 것 입니다.네 번째로 많은 이들이 이야기하는 오심 가능성입니다. 헌법재판소에서는 오심을 숙명적 사례라고 하며 사형제도를 합헌으로 이야기한 판례가 있으나, 오히려 오심이 숙명적 사례라고 한다면 그러한 오심을 줄이기 위한 최선의 방법을 고려해야 한다고 생각합니다. 오심은 과거와 현재를 떠나 신적인 존재가 있지 않는 한 언제든지 발생할 수 있습니다. 헌데 사형제도 속에서의 오심은 되돌릴 수가 없습니다. 헌법 제 28조에서는 형사피의자 또는 형사피고인이 무죄판결을 받을 시 국가에서 정당한 보상을 취한다고 나와있습니다. 오심에 대한 국가적인 차원의 보상인데, 사형제도에 따라 발생한 오심은 국가를 비롯한 그 누구도 정당한 보상을 할 수 없습니다. 따라서 만에 하나의 오심 가능성이라도 예측이 된다면, 그 누구도 보상하지 못하는, 되돌릴 수 없는 사형제도는 있을 수 없습니다.마지막으로 사형제도가 범죄를 저지른 범죄자에 대한 국가적 차원의 응보적 정의라는 의견에 대한 반박입니다. 헌법은 반전체주의적 성격을 띄고 있습니다. 다수를 위한 한 명의 희생은 절대적으로 있을 수 없는 일 입니다. 만약 응보적 정의를 위한 사형이 집행된다면, 다시 범죄를 저지를 가능성 조차 판단할 수 없는 범죄자에게 다수를 위한 희생을 강요하는 것 입니다.

법학| 2017.11.28| 1페이지| 1,000원| 조회(493)

사형제도, 사형제도존폐, 사형제도 찬반, 사형제도 레포트, 사형제도 찬반 레포트, 사형제도 존폐 찬반

미리보기

닫기