lucusee 스토어

lucusee

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

62개
전체 판매량

483개
최근 3개월 판매량

1개
자료후기 점수

평균A
자료문의 응답률

-

전체자료 62개

시스템 반도체 DDI 발표 레포트

System Semiconductor in smartphone - DDI - 00 대학교 00000 과 201410000 김나박이1. DDI(Display Driver IC) 란 ? 디스플레이를 구성하는 픽셀을 제어하는 반도체 칩 신호 PCB 기판 ( 전자회로기판 ) DDI 중앙처리장치 e x) AP/CPU 명령 TFT 배선 디스플레이 ※TFT(Thin Flim Trasnsistor) : 박막트랜지스터 , 서브픽셀 (RGB) 을 직접 제어하는 도구 PCB 기판 픽셀 Red 서브 픽셀 Green 서브 픽셀 Blue 서브 픽셀 AP DDI2. DDI 작동 원리 Gate IC / Source IC 로 구성 Gate IC : 서브 픽셀 On/Off 제어 Source IC : 서브 픽셀 신호 조절 - 색상 구현판넬 DDI 가로에 Gate IC, 세로에 Source IC 여러 개 부착 별도의 Power IC, Memory IC 필요 T-CON : AP 명령 - DDI 가 제어할 수 있는 신호로 변환 모바일 DDI Gate/Source/Power/Memory 기능을 모두 칩 하나에 넣은 1 chip DDI 3 . Mobile DDI / Panel DDI4. DDI Package / FPCB ※GRAM(Graphic RAM) : IC 로 가는 신호 일시 저장 ※ 전력구동부 : Gate IC, Source IC 에 전력 공급 DDI 를 비롯한 여러 부품을 묶어 DDI Package 라 구성 DDI / T-CON( 타이밍 컨트롤러 ) / GRAM / 전력구동부 (Power generating circuits) 등 부착되는 기판에 따라 접합 방식 구분 COG(Chip On Glass) : 딱딱한 유리 기판에 DDI 부착 , 기존 TV 등 대형 가전 COF(Chip On Flim) : 유연한 박막에 DDI 부착 , 스마트폰 등 소형 가전 플렉시블 디스플레이 COP(Chip On Plastic) : 유연한 PI(Poly Imide) 에 DDI 부착 , 스마트폰 등 소형 가전 플렉시블 디스플레이4. DDI Package / FPCB4. DDI Package / FPCB PCB(Printed Circuit Board) AP - DDI 신호 전달하는 중간 연결자 전기전도성이 있는 도체 ( 구리 등 ) 을 보통 사용 FPCB(Flexible PCB) 딱딱한 PCB 에 유연한 특성 부여 PI(Poly Imide) 등을 사용 3 차원 배선 가능 , 소형화 , 경량화 가능 인터플렉스 社 FPCB 제품 기존 PCB 제품참고 문헌 삼성 디스플레이 뉴스룸 http ://news.samsungdisplay.com 삼성반도체이야기 https:// www.samsungsemiconstory.com SK 하이닉스 시스템 IC http:// www.skhynixsystemic.com/ko/product/ddi{nameOfApplication=Show}

공학/기술| 2020.02.27| 8페이지| 1,000원| 조회(237)

반도체, 삼성전자, 발표자료, 하이닉스, 시스템반도체, DDI

미리보기

닫기
학점 관리를 위한 이수학점 계산기

"계절학기, 재수강, 수업 정정등을 위한이수 학점 계산기8학기, 4.5만점 기준전공 학점 따로 계산 가능"사용법 설명1. D열에 과목 입력&성적에 성적(A+~C)를 입력하면 그에 따라 성적(4.5~2)이 산출됩니다.2. J열에 흰 글자로 E열(학점)과 G열(성적)을 곱한 값이 있습니다.3. I열(평균)은 학기 전체의 J열(학점*성적)을 E열(학점)로 나눈 값입니다.4. 색이 칠해진 칸은 전공과목란입니다. O~R란에 따로 기록하시면 됩니다."5. 전체는 L열, 전공은 M열에서 카운트하게 됩니다."6. 계산으로 미리미리 준비해서 성공적인 학교 생활 하시길 바랍니다^^년도학기과목학점성적성적특이사항(팀플 등)평균학점개수개수(전공)20141학기3B+3.510.5A+403A412A1902.0FALSE03A412B+1603.0FALSE03B+3.510.5B1603.0FALSE03B+3.510.5C+303.0FALSE03A43.7512C102.0FALSE02학기3C263.0FALSE03A4123.0FALSE03B+3.510.53.0FALSE03A+4.513.53.0FALSE03B+3.510.5FALSE2B33.44117647163.0FALSE02016동계2P군 e러닝 이수03.0FALSE020171학기3B+3.510.52.0FALSE02A483.0FALSE03B+3.510.53.0FALSE03A4123.0FALSE03B+3.510.53.0FALSE02A+4.53.7812592.0FALSE02학기2B+3.573.0FALSE03A4123.0FALSE03A4123.0FALSE03B+3.510.53.0FALSE03B+3.510.53.0FALSE002A482C+2.53.*************81학기3A4123A4123A4122B363B392C+2.552B+3.53.572학기3A4123B+3.510.53A4122A483B393C+2.57.51P3.47*************학기3A4.0123A4.0123B+3.510.53A4.0122A+4.592A4.03.9687582학기3A+4.513.53P02B+3.572P02B+3.57전체 학점3.657480315패논패 과목들은 학점만큼 분모에서 빼야 됨A+4.5A4B+3.5B+3.5C+2.5C2

생활서식| 2020.02.26| 2페이지| 300원| 조회(323)

자소서, 작성법, 학점관리, 이수과목

미리보기

닫기
자소서 경험 추출 템플릿 평가A+최고예요

경험&자격증시기주관구체적군 잡지 에세이 당선16.2공군잡지 '공감'직무위험물기능사16.6.10군복무 중전공한능검 1급16.11.08프로젝트유럽 배낭 여행개인대외활동택배 상하차 알바18.겨울/여름방학특기사항CGV 알바18.7~19.3취준 기타토익 스피킹 Lv 718.7.21알바토익 83518.8.12직무박람회18.9.6청년 과학기술인 일자리박람회18.10.18고분자재료실험 OLED 합성18.2학기학교 취업상담 프로그램 수료18.12.19~19.2.15"SEMICON 2019 공정교육Lithography&Packaging Tutorial"19.1.23~24SEMICON 2019"Litho(ASML&한양대)Pachaging(Amkor&강남대)""한국과학기술대학교 온라인평생교육원반도체공정기초&반도체장비시설운영"19.1.15~2.25한국과학기술대학교 온라인평생교육원졸업논문19-여름~재료공학과삼성Foundry 직무 체험의 장19.5.28삼성전자 Foundry 사업부"NCS Etch, CMP, Litho, Depo"19.7.3~8.1렛유인 삼성 프리패스NCS 메모리19.7.3~10.6렛유인 삼성 프리패스반도체소재부품장비 반도체 공정 교육19.10.29인하대학교 LINC+ 사업단MOSCAP 소자 제작&특성 측정SEMI 반도체 직무&진로 상담회19.11.19SEMI"재료/신소재공학 트랙 (AMAT&원익IPS)-> 기업별 진로상담회 (AMAT&SEMES)"물류센터 알바19-2학기

작성법| 2020.02.26| 1페이지| 3,000원| 조회(249)

자소서, 정리, 작성법, 경험추출

미리보기

닫기
반도체 금속공정 평가A+최고예요

반도체 8 대 공정 MetallizationIndex 8 대 공정 순서 Metallization 이란 ? Silicide Process Materials Structure Method Reference8 대 공정 요약 Wafer Oxidation Photo Lithography Etching Deposition Metalliztion EDS (Electrical Die Sorting) Packaging Si 로부터 웨이퍼 형성 산화막으로 웨이퍼 보호 PR 을 이용한 회로 생성 PR, 산화막 제거 전도성 추가 전기적 , 기계적으로 물품 검사 완성품으로 포장 전기가 흐르도록 길 형성Metallization 이란 ? Metallization 만들어진 회로를 전기적으로 제어할 수 있도록 금속으로 전기가 통하는 길을 만들어주는 공정 왜 금속인가 ? 전기전도성이 높음 금속 중 여러 조건에 맞는 금속 사용 알루미늄 , 구리 등Silicide Process  M  S V A I  M  S V A I 금속 - 반도체 접합 금속의 일함수 (  M ) 와 반도체의 fermi level(  S ) 의 차이만큼 energy barrier 형성 기존의 접합으로는 어떻게 해도 energy barrier 생성 - 저항 발생 , 불안정한 인터페이스 Solution : 금속 - 반도체 접합 말고 금속 - 실리사이드 접합 ( 실리사이드 - 금속 , 반도체의 화합물로서 , 금속 - 반도체 접합에 비해 안정적이고 낮은 접촉저항 ) Schottky contact Ohmic contactSilicide Process Silicide 재료 기준 : 높은 열적 안정성 , 낮은 비저항 , 낮은 접촉저항 , 적은 실리콘 소모량 현재 : TiSi 2 , CoSi 2 많이 사용되나 NiSi 가 나노급 소자에서 증가할 것으로 예상 살리사이드 ( Salicide , Self-Aligned Silicide ) 실리콘 위에 금속 sputtering 증착 - 열처리 - 실리사이드 화합물 형성 - 잔여 금속 제거 폴리사이드 ( Polycide ) 다결정 실리콘 위에 실리사이드 sputtering- 고온 소결Materials-Al/Cu Al Cu 특성 저항 낮음 실리콘과 결합하려는 특성 - 따로 barrier metal( Ti / TiN 등 ) 넣어줘야 비저항 낮음 - 같은 저항값의 금속보다 미세한 패턴 제작 가능 장점 가격 저렴 박막 상태에서도 bulk 와 비슷한 전기전도도 박막 증착 쉬움 산화막 (SiO 2 ) 와 접착성 우수 녹는점 높음 , diffusivity 낮음 - Electromigration 억제 - 반도체 신뢰도 높아짐 단점 전자이동으로 수명 짧아짐 부식 쉬움 Hilock 발생 에칭 어려움 산화막 (SiO 2 ) 을 지나침 - 확산 방지막 필요 패턴 형성 어려움 - damascene 공정 사용해야Materials-Al/Cu Al 배선 공정 (RIE) Cu 배선 공정 (damascene) Al 증착 - PR coating- photo- develop- Al etch- PR strip- 절연막 (SiO 2 ) 증착 PR coating- photo- develop- SiO 2 etch- PR strip- Cu 매립 - CMP- 절연막 (SiO 2 ) 증착StructureStructure Plug : 단위 소자 전극에 연결되는 배선 Al-plug, W-plug Interconnect : 소자끼리 연결된 logic unit interconnect 층 많이 쌓일 수록 복잡 , 절연체 박막 단차 발생 - CMP Contact : 금속 - 반도체간 접촉 Via : 금속 - 금속간 접촉 , 배선층 사이 수직 연결 ※ CMP(Chemical Mechanical Polishing ) 회전하는 Plate 위에 Slurry 용액을 뿌린 후 Wafer 를 눌러주며 회전Method PVD(Physical Vapor Deposition) 물리적 변화 ( 상변화 등 ) 를 이용하여 증착 thermal evaporation : 열에너지를 이용하여 입자를 이동시켜 증착 s puttering : 전압으로 비활성기체 ( Ar 등 ) 이온화 시켜 타겟 (-) 에서 기판 (+) 으로 증착Method CVD(Chemical Vapor Deposition) 화학 반응으로 인해 분해된 입자를 쏘아서 표면에 증착 ( 일반적으로 ) 높은 온도 , 낮은 압력 PECVD(Plasma Enhanced CVD) : 저온 (400 ℃) 에서 플라즈마를 이용해 분해시켜 표면에 증착 ( 고온으로 올라가면 금속이나 Si 기판이 녹을 우려 )Method ALD(Atomic Layer Deposition) 화학 반응에 의해 원자가 떼어지는 것을 이용 , 한 층씩 쌓는 방식으로 증착Method 장점 단점 PVD 저온 증착 가능 모든 물질 증착 가능 불순물 적음 step coverage 적음 조성 조절 어려움 얇은 두께 조절 어려움 void 발생 CVD step coverage 좋음 조성 , 두께 조절 유리 대부분 고온 공정 여러 반응 동시에 진행되기 때문에 복잡 유독 가스 사용 seam 발생 ALD step coverage 좋음 조성 , 두께 조절 유리 (CVD 대비 ) 낮은 온도 유독 가스 사용Reference 삼성반도체이야기 http:// samsungsemiconstory.tistory.com SK Career Journal http:// www.skcareersjournal.com 앰코 코리아 http:// www.amkor.co.kr/archives ASML 코리아 https:// www.facebook.com/ASMLKR Applied Materials http ://www.appliedmaterials.com/ko/semiconductor/products/interconnect Youtube - GLOBALFOUNDRIES Sand to Silicon http://blog.naver.com/PostView.nhn?blogId=ckbc6101 logNo=220989102747 parentCategoryNo= categoryNo= viewDate= isShowPopularPosts=false from=postView{nameOfApplication=Show}

공학/기술| 2020.02.26| 15페이지| 1,500원| 조회(440)

반도체, metallization, 금속공정, 8대공정

미리보기

닫기
이성분 유기혼합물 결과레포트

이성분 유기혼합물 결과 레포트1. 실험결과① 벤젠 20g + 나프탈렌 2.0g (2조)시간(s)온도(℃)***************************************220224026002② 벤젠 20g + 나프탈렌 2.0g (4조)시간(s)온도(℃)012208404602.28021001.*************.81801.62001.52201.*************3001③ p-dichlorobenzene + 나프탈렌 15% (0.3g/1.7g) (1조)시간(s)온도(℃)*************803.51002.51202.51402.*************.92201.82401.752601.72801.683001.65④ p-dichlorobenzene + 나프탈렌 30% (0.6g/1.4g) (2조)시간(s)온도(℃)*************8***************************************28033003⑤ p-dichlorobenzene + 나프탈렌 60% (1.2g/0.8g) (3조)시간(s)온도(℃)*************00.*************160018002000⑥ p-dichlorobenzene + 나프탈렌 90% (1.8g/0.2g) (4조)시간(s)온도(℃)017209404.56038021001.*************1801.82001.72201.52401.52601.52801.23001.2● 온도와 조성의 상평형도를 그려서 공융점을 확인해 본다.p-dichlorobenzene구성비율어는점 (℃)나프탈렌구성비율어는점 (℃)0%5.5100%415%285%230%470%460%040%090%210%2100%20%5.5- 실험이 제대로 되지 않아서 공융점을 이루는 그래프가 제대로 나오지 않았다. 하지만 2℃에서 겹치는 부분이 나왔고 가운데 혼합물 구성 비율이 50퍼센트 정도 사이에서 어는점이 2℃인걸 보면 그 점이 공융점이라 판단할 수 있다.② 상평형도에 상태를 기입하고, 구간별 자유도를 알아보자.온도(T)조성(%)나프탈렌(100)p-디클로로벤젠(0)p-디클로로벤젠(100)나프탈렌(0)# 자유도 = 성분수-상의수+2액체상 ① 둘다 같은 상인 구간(벤젠제외)TA TB F = 2 ? 1 + 2 = 3고체상 ② 서로 다른 상인 구간F = 2 ? 2 + 2 = 2고체상50% 2. 토의 및 관찰이번 실험에서는 이성분계의 어는점을 측정하여 온도-조성 도표를 결정하고, 이를 이용하여 이성분 응축계의 상법칙이 어떻게 적용되는지를 알아보는 실험이었다. 위 실험 결과에서 보았듯이 서로 다른 두 성분의 물질을 섞은 물질의 어는점은 직선구간이 2개가 나타난 것을 확인할 수 있었다.하지만 이번실험은 상평형도가 정확히 그려지지 않았고, 실험이 실패로 끝난 것을 알 수 있다. 실험의 오차를 살펴보자면 먼저, 실험하는데에 있어서 여러 측정의 오차가 많이 났었다. 온도계의 눈금이 미세하지 않고, 또한 시간을 측정하는데에 있어서 여러 오류가 많이 일어났었다. 또한 얼음물의 온도가 1℃정도 였는데, 이에 따라 어는점이 1℃근처로 가는데에 있어 시간이 너무 오래걸려 실험하는데에 제한적인 부분도 많았다. 두 번째로는 실험을 하는데에 있어 여러조가 실험한 값을 모아서 정리하다 보니 실험의 오차가 컸다고 생각한다. 또한 세 번째로는 물질이 어는데에 있어 정확히 얼지 않고 일부분만 얼었으나 다 얼었다고 판단한 것도 있었다. 온도계의 눈금도 2℃였으나 어는점이 대체로 1℃부근 쯤이라 정확한 온도 측정도 어려움이 많았다.실험결과로서 상평형도를 그리는데에 있어 이론상의 상평형도와는 많이 어긋나는 그림이 그려졌으나 다음에 더 정밀하고 세부적으로 단위와 조성비를 나누어 실험한다면 오차를 더욱 줄일 수 있을 것이다.3. 참고문헌물리화학실험 / 대한화학회 / 淸文閣 / 2007 / p.63~68

공학/기술| 2020.02.25| 4페이지| 1,000원| 조회(191)

물리화학실험, 결과레포트, 이성분계

미리보기

닫기