Blinder 스토어

Blinder

개인인증

팔로워1 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

13개
전체 판매량

62개
최근 3개월 판매량

0개
자료후기 점수

-
자료문의 응답률

-

전체자료 13개

[A+결과레포트 전자회로설계실습]12. Limiting회로와 Clamping회로의 설계

전자회로설계실습 결과보고서12. Limiting회로와 Clamping회로의 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 설계한 Limiting회로의 구현 및 동작3.2 구현한 Limiting 회로의 비교 및 분석3.3 설계한 Clamping회로의 구현 및 동작3.4 구현한 Clamping회로의 비교 및 분석4. 결론5. 참고문헌1. 요약이번 실험에서는 다이오드를 이용하여 limiting, clamping 회로를 설계, 구현하고 결과를 분석하는 실험을 하였다. 다이오드는 극성이 있으므로 방향을 고려하여 설계하였다.먼저, Limiting회로의 설계, 구현한 결과 Limiting이라는 이름에서 알 수 있듯이 일정한 전압이상의 값만 출력하거나 일정한 전압 이하의 값만 출력함을 알 수 있었다. 이 실험에서 Cut in 전압은 약 0.5 V정도로 측정되었으며 그 값은 Pspice상에서의 시뮬레이션 값(0.65)과 23%의 오차율을 보였다. 오차의 가장 큰 원인은 다이오드 소자의 오차 때문이라고 판단하였다. 그리고 Cut-in 전압이 약간 둥글게 관측되는 이유는 다이오드가 지수모델, 즉 ‘ID = IS [exp(VD/VT) - 1] ≒ IS exp(VD/VT)’의 형태를 띄기 때문이라고 생각 하였다.그 다음, 2.3V, 3.7V의 전압을 Power supply를 이용하여 인가하였는데 이 실험을 통해 다이오드의 cut-in전압은 0.7V라는 것을 알 수 있었다.다음으로는 Clamping회로를 설계, 구현한 결과 정현파 그래프의 DC전압이 바뀐다는 것을 알 수 있었다.또한, 저항을 1000KΩ에서 5KΩ으로 바꾸었더니 정현파 모양을 띄는 것은 같지만, 파형의 극댓값부분에서 찌그러진 모양을 볼 수 있었다. 그 이유는 (A)와 비교하였을 때, 시정수인 RC값이 작아서 커페시터가 완전히 충, 방전되지 않았기 때문이라고 생각했다. 그리고 Vavg값이 2.41V로 앞의 실험결과의 2.91V와 비교하여 0.5V감소하였다. 그 다음, 회로에서 다이오드를 반대로 설계하였더니 Vavg값이 -3.7V로 4.3.(A)의 결과값인 2.91V와 비교하여 부호가 반대로 바뀌었으며 Vavg의 크기가 증가함을 발견 할 수 있었다 이를 통해 다이오드의 극성을 고려하여 설계해야 한다는 것을 알 수 있었다.2. 서론다이오드(Diode)의 역할과 종류는 굉장히 다양해 졌지만 일반적으로 정의할 수 있는 다이오드는 P형 반도체와 N형 반도체를 접합해서 만들어지는 전자부품을 말한다. 이는 주로 한쪽 방향으로만 전류를 흐르게 하는 성질을 가지고 있다. 따라서 다이오드는 방향성이 있으므로 방향에 유의해야 한다. 이런 성질을 이용해서 교류를 직류로 바꾸는 전원장치 등에 많이 쓰이고 특히, 가정에서 사용하는 어댑터에는 필수적으로 다이오드가 들어 간다.이러한 다이오드를 이용한 limiting회로는 일정한 기준전압보다 높거나 낮은 전압을 잘라내고, 그 이외의 전압만을 출력으로 내보내는 회로이다. 또한, clamping회로는 다이오드와 커페시터를 이용하여 dc성분을 증가시키거나 감소시키는 회로이다.3. 설계실습 내용 및 분석3.1 설계한 Limiting회로의 구현 및 동작(A) 3.1.1에서 설계한 회로를 구성하고, 의 파형을 관찰하여 기록한다. Cut in 전압을 측정한다.-Cut in 전압은 약 0.5 V정도로 측정되었다.(B) 그림 14.1의 각각의 회로를 구성 하고, 각각 의 파형을 관찰하여 기록한다.3V 위로 나오게 하는 회로3V 아래로 나오게 하는 회로3V 위로 나오게 구현한 회로3V 아래로 나오게 구현한 회로3V위로 나온 파형3V 아래로 나온 파형3.2 구현한 Limiting 회로의 비교 및 분석(A) 4.1(A)에서 기록한 파형을 분석하고, Cut-In 전압이 약간 둥글게 관측되는 이유를 설명한다.-Cut in 전압은 약 0.5 V정도로 측정되었다. 이 값은 Pspice상에서의 시뮬레이션 값(0.65)과 23%의 오차를 보였다. 가장 큰 원인은 다이오드 소자의 오차 때문이라고 생각된다. Cut-in 전압이 약간 둥글게 관측되는 이유는 다이오드가 지수모델, 즉 ‘ID = IS [exp(VD/VT) - 1] ≒ IS exp(VD/VT)’의 형태를 띄기 때문이다.(B) 3.1(B)에서 기록한 각각의 파형을 비교, 분석하고, 예비보고사항과 같은 지 비교한다. Limit 전압이 예상과 같은가? 그렇지 않다면 이유를 설명한다.-- 3V 아래로 나타나는 Limiting Circuit에서 시뮬레이션과 실제 회로의 차이는 최댓값의 경우 4.5%, 최솟값의 경우 2%의 오차로 예상과 비슷하였다. 3V 위로 나타나는 Limiting Circuit의 경우 시뮬레이션과 실제 회로의 차이는 최댓값의 경우 2%, 최솟값의 경우 1.3%의 오차로 예상과 비슷하였다.(C) 4.2(A)에서 기록한 파형을 분석하고, 예비보고서에서 설계한 회로와 같은지, 다르면 그 이유를 설명한다.-작은 값이라 % 오차로는 크게 발생하였지만, 실제 차이는 0.2V 정도의 오차가 발생하였다. 실제로 파형의값을 구할 때에도 값의 변화가 있어 평균적으로 시뮬레이션 값과 비슷함을 알 수 있었다.3.3 설계한 Clamping회로의 구현 및 동작(A) 그림 14.2의 회로를 구성하고, 의 파형을 관찰하여 기록한다.2.91V만큼 올라간 파형을 볼 수 있었다.(B) 위의 실험에서, R=5㏀으로 바꿔서 의 파형을 관찰하여 기록한다.(C) 4.3(A) 실험에서 Diode의 방향을 반대로 하여 의 파형을 관찰하여 기록한다.Vavg=-3.7V로 전압의 부호가 반대로 바뀌고 전위차(Vavg) 또한 증가하였다.(D) 설계실습 계획서 3.2.2에서 설계한 회로를 구성하고, 의 파형을 관찰하여 기록한다.3.4 구현한 Clamping회로의 비교 및 분석(A) 4.3(A)에서 기록한 파형을 분석한다.-정현파 그래프의 DC전압이 0에서 2.91V로 증가한 파형을 볼 수 있었다.(B) 4.3(B)에서 기록한 파형을 4.3(A)와 비교하여 검토하여라. 파형이 변하였는가? 그 이유를 설명한다.-정현파 모양을 띄는 것은 같지만, 파형의 극댓값부분에서 찌그러진 모양을 볼 수 있었다. 그 이유는 (A)와 비교하여 RC값이 작아졌기 때문에 커페시터가 완전히 충, 방전되지 않았기 때문이라고 생각했다. 참고로 Vavg값이 2.41V로 (A)에 비교하여 0.5V감소하였다.(C) 4.3(D)에서 기록한 파형을 4.3(A)와 비교하여 검토한다.-Vavg값이 -3.7V로 4.3.(A)와 비교하여 부호가 반대로 바뀌었으며 Vavg의 크기가 증가하였다.4. 결론이번 실험에서는 limiting, clamping 회로를 설계, 구현하고 결과를 분석하는 실험을 하였다. 예비보고서를 급하게 준비하였지만 이전의 실험들보다는 훨씬 간단한 실험이었다.먼저, Limiting회로의 설계, 구현한 결과 Limiting이라는 이름에서 알 수 있듯이 일정한 전압이상의 값만 출력하거나 일정한 전압 이하의 값만 출력하는 회로였다. 제일 먼저 설계한 회로의 Cut in 전압은 약 0.5 V정도로 측정되었다. 이 값은 Pspice상에서의 시뮬레이션 값(0.65)과 23%의 오차를 보였다. 가장 큰 원인은 다이오드 소자의 오차 때문이라고 생각된다. Cut-in 전압이 약간 둥글게 관측되는 이유는 다이오드가 지수모델, 즉 ‘ID = IS [exp(VD/VT) - 1] ≒ IS exp(VD/VT)’의 형태를 띄기 때문이라고 생각 하였다. 그 다음 실험에서는 POWER SUPPLY를 연결하여 3V이상의 값을 출력하거나 3V이하의 값만 출력하는 회로를 설계하였다. 각각 2.3V, 3.7V의 전압을 Power supply를 이용하여 인가하였는데 이를 통해 cut-in전압은 0.7V라는 것을 알 수 있었다.다음으로는 Clamping회로를 설계, 구현한 결과 정현파 그래프의 DC전압이 바뀐다는 것을 알 수 있었다.또한 저항을 1000KΩ에서 5KΩ으로 바꾸었더니 정현파 모양을 띄는 것은 같지만, 파형의 극댓값부분에서 찌그러진 모양을 볼 수 있었다. 그 이유는 (A)와 비교하여 시정수인 RC값이 작아졌기 때문에 커페시터가 완전히 충, 방전되지 않았기 때문이라고 생각했다. 그리고 Vavg값이 2.41V로 앞의 실험결과의 2.91V와 비교하여 0.5V감소하였다. 그 다음, 회로에서 다이오드를 반대로 설계하였더니 Vavg값이 -3.7V로 4.3.(A)의 결과값인 2.91V와 비교하여 부호가 반대로 바뀌었으며 Vavg의 크기가 증가함을 발견 할 수 있었다.이번 실험은 다이오드의 특성인 한쪽 방향으로만 전류를 흐르게 하는 성질을 알 수 있었으며, 커페시터를 이용하여 Clamping회로를 구현 할 수 있다는 것을 알 수 있었다. 다이오드는 2학년 2학기 기초전자회로 때 배웠던 부분이었지만 시간이 지나 그 원리와 동작이 기억이 나질 않았다. 실험을 준비하고 결과보고서를 작성하면서 다시 공부 할 수 있었던 유익한 실험이라고 생각하며 실험진행을 도와 주신 교수님과 조교님 그리고 항상 함께 실험을 한 우리 조원들에게 감사하다.5. 참고문헌1. Sedra smith “micro electric circuits 7th edition’, 2016PAGE * MERGEFORMAT8

공학/기술| 2020.11.26| 8페이지| 2,000원| 조회(141)

결과레포트, 전자회로설계실습, Limitting

미리보기

닫기
[A+결과레포트 전자회로설계실습]11. BJT와 MOSFET을 사용한 구동회로

전자회로설계실습 결과보고서11. BJT와 MOSFET을 사용한 구동회로담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 BJT를 이용한 LED 구동회로 설계 및 구현.4. 결론5. 참고문헌1. 요약이번 실험에서는 LED와 BJT를 사용하여 TTL레벨의 전압으로 동작하는 LED 구동회로를 설계, 구현하고 결과를 분석하는 실험을 하였다. 설계를 하기 전 LED datasheet를 읽는 법을 숙지하였다. Absolute maximum rating을 넘으면 LED가 타버린다는 사실과 의 f는 forward bias를 뜻하는 사실, 그리고 전류와 전압이 항상 같이 표기되는데 이는 소비전력을 알기 위함이라는 사실을 알 수 있었다. 그리고 function generator의 TTL단자(transistor-transistor logic)를 이용하여 LED구동회로의 입력전압으로 인가하였다. 전압의 Amplitude를 바꾸어 설정하여도 항상 5V를 출력한다는 것을 알 수 있었다.2. 서론발광다이오드는 순방향으로 Hyperlink "https://ko.wikipedia.org/wiki/%EC%A0%84%EC%95%95" o "전압" 전압을 가했을 때 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%9C%EA%B4%91" o "발광" 발광하는 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%98%EB%8F%84%EC%B2%B4_%EC%86%8C%EC%9E%90" o "반도체 소자" 반도체 소자이다. LED(Light Emitting Diode)라고도 불린다. 발광 원리는 Hyperlink "https://ko.wikipedia.org/wiki/%EC%A0%84%EA%B3%84_%EB%B0%9C%EA%B4%91" o "전계 발광" 전계 발광 효과를 이용하고 있다. 또한 수명도 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%B1%EC%97%B4%EB%93%B1" o "백열등" 백열등보다 더 길다.발광다이오드의 색은 사용되는 재료에 따라서 다르며 Hyperlink "https://ko.wikipedia.org/wiki/%EC%9E%90%EC%99%B8%EC%84%A0" o "자외선" 자외선 영역에서 Hyperlink "https://ko.wikipedia.org/wiki/%EA%B0%80%EC%8B%9C%EA%B4%91%EC%84%A0" o "가시광선" 가시광선, Hyperlink "https://ko.wikipedia.org/wiki/%EC%A0%81%EC%99%B8%EC%84%A0" o "적외선" 적외선 영역까지 발광하는 것을 제조할 수 있다3. 설계실습 내용 및 분석3.1 BJT를 이용한 LED 구동회로 설계 및 구현(A) 함수발생기 신호와 LED에 걸리는 전압파형이 동시에 한 화면이 보이도록 오실로스코프로 측정하고 저장, 제출한다.옴의 법칙과 LED 와 BJT의 DATASHEET에서의 조건(2V,20//saturation조건)을 이용하여 BJT의 collector부분의 저항(R1)을 2150Ω으로 설계하였고 실제 실험에서는 2147Ω으로 실험하였다.또한 LED와 DC전압 사이의 저항(R2)은 140Ω으로 설계하였고 실제 실험에서는 146Ω으로 실험하였다.입력전압은 TTL단자를 이용하여 1Hz의 주파수로 인가하였다.설계한 회로구현한 회로TTL로 인가한 파형LED통과 후 파형BJT ON전류가 흐른다.LED 불이 켜진다.BJT OFF전류가 흐르지 않는다.LED 불이 꺼진다.이후에 주파수를 증가시켜 LED의 점멸속도가 점점 빨라짐을 알 수 있었고 저항R2를 작게할수록 LED에 더 많은 전압이 인가되어 더 밝게 빛났다.(B) LED에 걸리는 전압을 이용하여 LED에 흐르는 전류를 계산한다. 설계값에 대한 오차는 얼마이며 그 이유는 무엇이라 생각하는가?LED의 데이터시트의 값인 20Ma가 흐르도록 설계하였다. LED에 걸리는 전압을 측정하지 않아 오차를 구하기 힘들었으나 LED가 정상적으로 동작하기 때문에 정상적으로 전류가 흐른다고 판단하였다.4. 결론이번 실험은 BJT와 LED를 이용한 실험이였다. 처음으로 BJT와 LED를 다루어 보았는데 교수님께서 이해하기 쉽게 설명해주시고 실제로 우리가 알아야 하는 것인 DATA SHEET분석 하는 법을 가르쳐주셔서 많은 도움이 되었다.LED에 대한 data sheet분석 결과 LED의 적정 voltage는 2V 이고 current는 20mA 라는 것을 확인했다.이를 통해 각 소자의 값들을 결정하였디.설계과정에서 각 노드의 전압을 예측한 결과, LED가 구동하는 경우 data sheet에 따라서 2V의 전압이 걸리게 되고 BJT는 saturation 되었을 경우 0.2V의 전압이 걸리게 된다. 입력전압으로 V2인 5V를 주었기 때문에 남은 2.8V가 R2에 걸려야 했다.그 결과, Datasheet에 따라 LED에 20mA의 전류가 흘러야 했고, R2의 저항과 직렬로 연결이 되어 있기 때문에 옴의 법칙을 사용하면 이라는 값이 나오게 된다.LED가 구동하는 경우 V1은 입력전압으로 5V를 입력해 주었고 BJT가 saturation되었을 경우 0.7V가 걸리게 된다. 따라서 남은 4.3V가 R1에 걸려야 하고 BJT가 saturation이 되기 위해서는 R2에 흐르는 전류의 약 1/10이 흘러야 하기 때문에 2mA로 생각할 수 있다.따라서 옴의 법칙을 이용해서 R1의 크기를 정하면 의 값이 나오게 된다.결과적으로, 입력이 5V일 때(디지털신호 1과 같음) BJT가 성공적으로 saturation 되어서 LED가 켜지는 것을 확인했으며, 입력이 0V일 경우(디지털신호 0과 같음) BJT가 동작하지 않게 되고 따라서 open되는 효과가 생겨 LED에 불이 들어오지 않는 것을 확인했다.여태 들었던 실습강의중에 교수님이 가장 열정적이고 학생들의 눈높이에 맞추어 가르쳐주셨다고 생각한다. 또한, 보고서 작성법부터 DATA SHEET보는법, 실험 회로도 짜는 법까지 세세하게 피드백해주신 교수님께 진심으로 감사하다는 말씀을 전해드리고 싶다. 윤태준 조교님도‘저도 학부생 떄 이해가 안됬던부분인데..’라는 말과 함께 이해하기 쉽게 설명해주시고 간식도 주셔서 실험에 많은 도움이 되었다.5. 참고문헌1. Sedra smith “micro electric circuits 7th edition’, 2016PAGE * MERGEFORMAT2

공학/기술| 2020.11.26| 5페이지| 2,000원| 조회(291)

결과레포트, 전자회로설계실습, BJT와 MOSFET

미리보기

닫기
[A+결과레포트 전자회로설계실습]10. CMOS Inverter, Tri-state 설계

전자회로설계실습 결과보고서10. CMOS Inverter, Tri-state 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 CMOS Inverter의 구현 및 동작3.2 Tri-state의 구현 및 동작4. 결론5. 참고문헌1. 요약이번 실험에서는 집적회로에 많이 사용되는 CMOS Inverter의 구현 및 동작을 알아보는 실험을 하였다. 그 결과, 가 증가하면 의 크기가 증가하고 의 크기가 증가한다는 것을 수치 상으로 얻을 수 있었다. 그 다음, CMOS inverter 회로를 구성하고, 입력에 0V에서 5V까지 DC 전압을 서서히 증가시켜 그에 따른 출력 전압을 기록한 결과 Low-pass filter 처럼 동작 함을 그래프를 통해 알 수 있었다. 또한=약 200㎲로, =약 130㎲로 측정되었고. 이를 통해 의 값과 의 값이 다르므로 실제 회로는 symmetric하지 않음을 알 수 있었다. NMOS의 문턱전압은 =3.15이였고, 의 값을 실험에서 얻은 전압 값과 전류 값을 통하여 계산하였다. 또한 PMOS의 문턱전압은 =-2.3564이였고 =3.648m=0.003648로 보다 3배 정도 크다는 것을 알 수 있었다. 그리고 =44.26 ㎲, =210 ㎲의 값을 계산을 통하여 얻었다. 그리고 직접 측정한 그래프상의 Noise margin의 값과 4.1(D)에서 구한 값들을 사용하여 구한 Noise margin의 값의 오차율은 , 각각 -23.247%, -39.25%이다.요약하면, =0.8 V, =, = =44.26 ㎲, =210 ㎲의 값들을 계산을 통해 얻었고 실험 값과의 오차율은 각각 -9.375%, -23.247%, -39.25%, 77.87%, 61.58%로 매우 큰 값이 나왔다. 이와 같은 오차율이 크게 나오는 이유는 첫 째, 인 점을 정확하게 그래프에서 파악할 수 없으며 MC14007UB 소자의 내부 parameter들의 오차와 둘 째,실제 회로는 symmetric하지 않기 때문에 symmetric하다고 가정작은 출력저항이 측정되었다. 그 결과, e=5V일 때의 파형을 보면 이 회로는Inverter mode로 작동 함을 알 수 있었다.CMOS, Tri-state Inverter를 성공적으로 설계하고 구현하였고 그 결과, 특징을 잘 알 수 있었던 성공적인 실험이었다.2. 서론CMOS는 PMOS와 NMOS의 대칭 쌍을 이용한 집적회로를 구성하는 기술이다. 그리고 CMOS의 중요한 특성은 높은 노이즈 내성과 낮은 전력 소모이다. 한 쌍의 트랜지스터 중 하나는 항상 꺼져 있기 때문에, 직렬조합은 켜기와 끄기 사이를 전환하는 동안 전력을 순간적으로 소비하기 때문에 열을 많이 발생시키지 않는데 이러한 특성 때문에 집적회로에 많이 사용된다. 그리고, PMOS와 NMOS 트랜지스터의 출력은 상보적이므로 입력이 낮으면 출력이 높고 입력이 높으면 출력이 낮다. 이러한 입력 및 출력 동작 때문에 CMOS 회로의 출력은 입력의 역이다.Tristate inverter는 출력상태가 3가지인 inverter이다. 그 형태는 HIGH, LOW, High-impedance 이 3가지이다. e=1이면 input과 output은 연결되어 Inverter mode로 작동하고, e=0일 때에는 input과 output은 연결되지 않아 신호가 전달 되지 않는다. 이것을 이용하여 출력단이 공통으로 묶여 있는 경우에 사용한다. 여래 개의 출력을 하나로 묶을 때에는 각 출력단의 상태에 따라 단락회로가 될 수 있기 때문에 소자에 치명적인 손상이 발생할 수 있다. 따라서 이를 방지하기 위해 사용하는데 대표적으로는 컴퓨터의 데이터 버스(CPU와 주변장치, 메모리 등)에서 많이 사용한다.3. 설계실습 내용 및 분석3.1 CMOS Inverter의 구현 및 동작(A) 그림 11.1(a)에서 에 4V, 8V를 인가하여 그에 따른 , 를 측정하고, 같은 방식으로 그림 11.1(b)에서도 이것을 반복한다.‣ 그림 11.1(a) NMOS3.7 V4.9V0.3 mA3.1mA‣ 그림 11.1(b) PMOS-2.55 V-4.2 금씩 증가시키고 천천히 변하는 지점에서는 많이 증가시켰다.DC 전압(V)출력 전압(V)050.55.15.2642.35.2462.45.2012.75.1142.854.9682.864.6292.92.3982.950.306540.0750.005(C) 그림 11.3 CMOS Inverter 출력부분에 을 연결하여 회로를 구성하고, 출력전압을 그래프로 나타낸다. , 를 측정한다.먼저, Function generator 상에서 Offset voltage를 1.25V를 입력하여 출력전압이 -2.5V~2.5V사이에 있도록 하였다. =약 200㎲, =약 130㎲임을 알 수 있었고 의 값과 의 값이 다르므로 실제론 소자가 symmetric하지 않음을 알 수 있다.(D) 4.1(A)에서 측정한 , 으로 3.1.1(B)를 참고하여 의 값을 구한다.-NMOS의 경우‣ VDD=4 V일 때,‣ VDD=8 V일 때,에 관한 두 식을 연립하여 풀면, =3.98 V 와 3.15V가 나온다.하지만 NMOS가 saturation 영역에서 작동해야 하므로 =3.15이다.그 결과, 이다.-PMOS의 경우‣ VDD=4 V일 때,‣ VDD=8 V일 때,에 관한 두 식을 연립하여 풀면, =2.3564V와 -2.3564V로 계산된다.PMOS의 는 음의 값이므로 =-2.3564이다.이걸 식에 대입하여 풀면 =3.648m=0.003648로 보다 3배 정도 크다는 것을 알 수 있다.(D) 4.1(B)에서 기록한 값을 이용하여 그래프(Excel 이용)로 나타낸다. 그래프가 이론부의 그림 11.3과 같은가? 같지 않으면 그 원인을 분석한다. 직접 측정한 그래프상의 , Noise margin의 값과 4.1(D)에서 구한 값들을 사용하여 구한 , Noise margin의 값을 비교하여 분석한다.‣ 이론부의 그림 11.3과 같이 그래프가 나온다.‣ 직접 측정한 그래프 상의 값은 =2.85 V, , , , =1.3 V, , 이다. 이를 통해 , 을 구해보면, = -= 이다.‣ 4.1(D)에서 구한 값들을 사용하여 구한 , 르므로 실제론 symmetric하지 않기 때문에 symmetric하다고 가정한 위의 식을 사용하면 오차가 나올 수밖에 없다.(E) (D)에서 구한 값들을 사용하여 , 의 값을 구하고, 4.1(C)와 비교하여 분석한다.‣ VDD=5 V, C=0.1 ㎌=44.26 ㎲=210 ㎲실제 회로에서는 =약 200㎲, =약 130㎲과 같이 나왔다. 오차율은 각각, -77.87%, 61.58%가 나왔다. 이와 같은 오차가 발생한 이유는 MC14007UB 소자의 내부 parameter들이 datasheet의 내용과 다르기 때문이고, 실제론 symmetric하지 않기 때문에 symmetric하다고 가정한 위의 식을 사용하면 오차가 나올 수밖에 없기 때문이다.3.2 Tri-state의 구현 및 동작(A) 3.1.2에서 설계한 회로를 구성하고, e 에 아무 신호도 입력하지 않았을 때 a에 사각파(0~5V, 1kHz)를 입력하여 출력 y에 각각 나오는 신호를 표로 나타내고 이때 출력저항을 측정한다. 또 e에 5V를 입력할 때 a에 사각파(0~5V, 1kHz)를 입력하여 출력 y에 각각 나오는 신호도 동시에 표로 나타내고 이때 출력 저항을 측정한다.위의 회로도에서 볼 수 있듯이 enable단자에는 다른 전압이 들어가야 하므로 2번째 cmos단에서의 nmos, 3번째 cmos단에서의 pmos를 사용하였다.‣ e=0V 일 때,출력저항의 값이 매우 커 출력전압 값이 0V가 나옴을 알 수 있다.‣ e=5V 일 때,출력전압이 700mV로 나오므로 출력저항을 계산 할 수 있다.이를 연립하여 출력저항 R을 구해보면, R=1.00458㏀이다.e의상태[디지털]e=0V(low)e=5V(high)인가한 전압a=0V(NMOS)a=5V(PMOS)a=5V(NMOS)a=0V(PMOS)출력전압0v700mV출력상태High impedanceLowHigh(B) 4.2(A)에서 구한 표를 분석하여, 출력저항이 크게 측정됐는지 살펴보고, 높은 출력저항이 회로에서 어떻게 사용되는지 설명한다.‣ e=0V일 때, 출력전압이 0V의 개념이 부족하였고 Tri-state inverter는 처음 본 회로여서 예비보고서 작성과 결과보고서 작성에 어려움을 겪었다. 먼저, CMOS회로를 구성한 뒤, 에 4V, 8V를 인가하여 그에 따른 , 를 측정하였다. 그 결과, 가 증가하면 의 크기가 증가하고 의 크기가 증가한다는 것을 수치 상으로 얻을 수 있었다. 그 다음, CMOS inverter 회로를 구성하고, 입력에 0V에서 5V까지 DC 전압을 서서히 증가시켜 그에 따른 출력 전압을 기록한 결과 Low-pass filter 처럼 동작 함을 알 수 있었다. 또한, , 를 측정하였더니 =약 200㎲, =약 130㎲로 나타났다. 이를 통해 의 값과 의 값이 다르므로 실제 회로는 symmetric하지 않음을 알 수 있었다.NMOS가 saturation 영역에서 작동해야 하므로 =3.15이였고, 의 값을 구하였다. 또한 PMOS의 는 음의 값이므로 =-2.3564이였고 =3.648m=0.003648로 보다 3배 정도 크다는 것을 알 수 있었다. 그리고 =44.26 ㎲, =210 ㎲의 값을 얻는다는 것을 알 수 있었다.요약하면,=0.8 V, =, = =44.26 ㎲, =210 ㎲값을 얻었고 실험 값과의 오차율은 각각 -9.375%, -23.247%, -39.25%, 77.87%, 61.58%로 매우 큰 값이 나왔다. 이와 같은 오차율이 크게 나오는 이유는 인 점을 정확하게 그래프에서 파악할 수 없으며 MC14007UB 소자의 내부 parameter들의 오차와 실제 회로는 symmetric하지 않기 때문에 symmetric하다고 가정한 위의 식을 사용한 것이었다.두 번째 실험인 tri-state inverter를 설계,구현하는 실험에서는 출력저항을 통하여 상태를 구별하고 어떤 역할을 하는지 알 수 있었다.e=0V일 때, 출력전압이 0V이므로 출력저항은 ∞로 매우 크다. 그 이유는 Transmission gate의 PMOS, NMOS 둘 다 off(조건: NMOS의 GATE에 0V, PMOS의 GATE에 5V)AT12

공학/기술| 2020.11.26| 12페이지| 2,000원| 조회(169)

결과레포트, cmos inverter, 전자회로설계실습

미리보기

닫기
[A+결과레포트 전자회로설계실습]9. Current-Steering 회로와 Differential Amplifier 설계

전자회로설계실습 결과보고서9. Current-Steering 회로와 Differential Amplifier 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Current steering회로의 구현3.2 Differential amplifier 회로4. 결론1. 요약이번 실험에서는 NMOS을 이용하여 Current-steering 회로와 differential amplifier를 설계, 구현, 측정하는 실험을 하였다.Current-steering 회로를 실제로 구현한 결과, 1.03 mA의 출력전류(drain-current) 값을 얻었다. 이 실험 값은 pspice상 시뮬레이션 결과 얻은 출력전류인 1 와 3%의 오차율을 보였으므로 설계, 구현을 잘 하였다고 생각하였다.의 drain-current를 측정한 결과 1.03 mA를 얻었으며, 이는 pspice상 시뮬레이션 결과 얻은 drain-current(1 mA)와 3%의 오차율을 보였다. 또한, 의 gate-source voltage을 측정한 결과 2.17V로 측정 되었으며 이는 시뮬레이션 값(2.198V)와 1.29%의 오차율을 보였다. 그리고, M1의 는 2.17V로 M1의 와 같게 출력되었다. 그 이유는 M1의 Drain과 Gate가 전선으로 연결되어 있기 때문이고 PSPICE상 시뮬레이션 결과와 실험 값의 오차율은 1.29%로 측정되었다. M2의 는 10V에 근사한 값이 출력되었다. 그 이유는 10Ω 저항을 연결하여서 10V의 전원전압이 최대한 M2의 drain에 걸리도록 설계하였기 때문이고 그 결과, PSPICE상 시뮬레이션 결과와 실험 값의 오차율은 0%로 측정되었다PSPICE시뮬레이션과 실제 실험에서 M1, M2 모두 saturation조건인, -Vt≤ 을 만족하므로 이 실험에서 M1, M2는 모두 saturation영역에서 동작함을 알 수 있었고, 그 결과 Current steering회로가 잘 동작함을 알 수 있었다.differential amplifi 49%로 계산되었고 오차의 원인은 바로 위의 오차의 원인과 같은 이유다.마지막으로 CMRR을 계산 하는 실험에서 는 0 V에 가까운 값으로 측정되었다. 따라서=0 V 이므로, 의 식에 의해 라는 결과를 얻을 수 있었다. 이론상의 CMRR 값과 같은 결과를 얻은 실험이라고 분석하였다.결과적으로, Current steering회로의 설계와 구현을 잘 되었지만, Differential amplifier회로의 설계와 구현과정에서 오류가 발생하였음을 알 수 있었다.2. 서론이전에 Bias를 할 때, 저항을 이용하였지만 IC(집적회로)를 구현함에 있어서 기존의 저항을 사용하면 공정상 문제가 발생한다. 따라서 IC회로에서는 MOSFET을 이용하여 일정한 전류를 흘려줌으로써 Bias를 결정한다. 그 방법은 gate의 사이즈, 즉 W/L만 바꾸는 방법으로 전류를 조절한다. 이것이 Current steering이다.Differential amplifier를 사용하면 2개의 입력에 동시에 들어오는 잡음 등의 성분을 제거할 수 있다. 이러한 differential amplifier의 능력을 CMRR(Common Mode Rejection Ratio)이라 한다.3. 설계실습 내용 및 분석3.1 Current-steering 회로의 구현3.1.1 Current-steering 회로(A) 3.1.1에서 설계한 회로(그림 9-1)를 구현한다. (출력전류가 1 mA가 되도록 저항 을 조절한 후 그 값을 기록한다.)→ 이 7.89 일 때, 1.03 mA의 출력전류(drain-current) 값을 얻었다.(B) 해당 전압을 인가한 후, 각각의 drain-current, gate-source voltage, drain-source voltage를 측정, 기록한 후 각 MOSFET의 동작영역을 설명한다.예측 값실제 값오차율(drain-current)1 mA1.03 mA3%(gate-source voltage)2.198 V2.17 V1.29%(drain-source voltage)2.198V2.1실험 값의 오차율은 0%로 측정되었다PSPICE시뮬레이션과 실제 실험에서 M1, M2 모두 saturation조건인, -Vt≤ 을 만족하므로 이 실험에서 M1, M2는 모두 saturation영역에서 동작한다.(C)설계실습계획서의 3.2.1에서 설계한 그림 9-2 회로를 구성한다.설계사양(1)인 Differential-mode output resistance 약 4㏀을 만족시키기 위하여 R2, R3를 모두 8㏀으로 설계하였다.3.2 Differential amplifier 회로(A) 입력전압을 v1=0.4sin(1200πt)[V], v2=0.2sin(1200πt)[V]를 발생시켜 회로의 입력으로 사용한다. (하나의 function generator를 사용하여 입력전압 를 만드는 법을 기술한다.) 출력 파형에 대하여 분석하여 서술한다.*하나의 function generator를 사용하여 입력전압 를 만드는 법- 같은 크기의 저항(10) 2개를 직렬로 연결한 뒤, v1=0.4sin(1200πt)[V]을 A에 인가한다. 그러면 A에서는 v1=0.4sin(1200πt)[V]을 사용 할 수 있다. 그리고 B노드에서는 Voltage division에 의해 0.2sin(1200πt)[V]를 사용 할 수 있다.그림1. 입력파형그림2. 출력파형→입력파형은 그림1과 같이 Vpp값이 816mV와 408mV로 측정되었다. 이론 값과 실제 출력 값의 오차는 2%로 만족할 수 있는 값이 출력되었다. 입력전압의 차이(V1-V2)의 값은 408mV이다.출력파형 또한 그림2와 같이 파형은 정상적으로 출력되었지만 Vpp값이 780mV와 380mV로측정되었다.출력전압의 차이(V1-V2)의 값은 400mV로 differential voltage gain,= =400/408[V/V]=0.98[V/V]로우리가 원하는 50배 증폭이 되지 않았다. 증폭이 되지 않은 이유는 설계를 잘 못하였기 때문으로 생각된다.결과적으로, 실험이 잘 안되었으며 이후의 3.2.(B)부터는 실험이 잘 되었던 조의 자료를 분 설계사양(2)의 gain(50 V/V)에 비해 작은 값이다. 오차율은 49%로 계산되었고 오차의 원인은 그래프를 분석하면서 언급했던 것과 같은 이유다.(D) common-mode voltage gain(midband gain)을 실험적으로 구한다. CMRR또한 구한 후 결과가 계획서와 다를 시 그 이유를 분석, 서술한다.→ 측정 결과 는 0 V에 가까운 값으로 측정되었다. 따라서 =0 V 이므로, 의 식에 의해 라는 결과를 얻을 수 있다.는 0 V에 가까운 값으로 측정 되어 이론상의 이상적인 값과 같은 결과를 얻은 실험이라고 분석하였다.(E) Differential mode 출력 저항을 실험적으로 구하는 방법을 생각하여 구한다. 그 후 이론값과 다르다면 그 이유를 분석, 서술한다.→ 연결된 전원들을 모두 단락 시키고 test voltage를 걸어준다. 그리고 그로인한 전류를 측정하면, differential mode의 출력 저항을 계산해낼 수 있다. 이론에서도 전류원과 전압원은 단락 시키고 계산을 하기 때문에 이와 같은 방법을 생각하였으며 test voltage값에 따라 이론값과 달라질 것 이라고 생각한다.4. 결론이번 실습은 Current mirror를 이용한 전류를 손쉽게 조정할 수 있는 current steering회로를 설계, 구현하였다. 또한, Differential amplifier를 사용하여 2개의 입력에 동시에 들어오는 잡음 등의 성분을 제거할 수 있는 differential amplifier 회로를 설계, 구현하여 그 출력파형과 주파수 응답을 확인하였다. 그리고 이러한 differential amplifier의 잡음 등의 성분을 제거할 수 있는 능력인 CMRR(Common Mode Rejection Ratio)을 , 이 식을 통해 알아 보았다.3.1.1 (A) 실습에서는 1.03 mA의 출력전류(drain-current)를 얻었고 이는 우리가 pspice상에서 시뮬레이션 결과 얻었던 값(1)과 3%의 오차율을 보였다. 오차의 원인은 실제 가변상 시뮬레이션 결과와 실험 값의 오차율은 0%로 측정되었다. 이를 통해 PSPICE시뮬레이션과 실제 실험에서 M1, M2 모두 saturation조건인, -Vt≤ 을 만족하므로 이 실험에서 M1, M2는 모두 saturation영역에서 동작하고 Current mirror가 잘 된다는 사실을 알 수 있었다. 이 실험의 오차의 원인은 3.1.1(A)의 오차의 원인과 동일하다.3.2 (A)에서는 differential voltage gain,= =400/408[V/V]=0.98[V/V]로 우리가 원하는 50배 증폭이 되지 않았다. 대부분의 조에서 원하는 이득을 못 얻었는데 이를 통해 회로 설계에서 실수가 발생 하였음을 알 수 있었다. 결과적으로, 실험이 잘 안되었으며 이후의 3.2.(B)부터는 실험이 잘 되었던 조의 자료를 분석하여 작성 하였다.3.2(B)에서는 Differential amplifier의 주파수 특성을 알아보는 실험을 하였고 pspice시뮬레이션 결과와 실제 실험결과는 Lowpass 의 주파수응답을 보였다. 하지만 3dB frequency는 약 300kHz의 값을 보여 이론값(3.833MHz )과 많은 차이를 나타냈다. 오차의 가장 큰 원인은 시뮬레이션에서의 V1, V2조건과 실제 실험에서 V1, V2조건의 차이 때문이다. 기타 원인으로는 위에서 기술한 저항의 내부저항과 가변저항의 오차, 그리고 MOSFET소자의 오차 때문이라고 생각한다.Common mode gain을 구하는 (D)의 실습에서는, 는 0 V에 가까운 값으로 측정되었다. 따라서 =0 V 임을 알 수 있었고, 의 식에 의해 라는 결과를 얻었다. 이는 이상적인 결과이다. CMRR에 대해 추가적으로 설명하자면, CMRR은 공통 모드 신호가 측정기에 얼마만큼 나타내는지 보여주는 척도이기 때문에 매우 중요한 특성이다. CMRR의 크기는 신호의 Hyperlink "https://ko.wikipedia.org/wiki/%EC%A3%BC%ED%8C%8C%EC%88%98" o "주파수" 주파수와 함

공학/기술| 2020.11.26| 12페이지| 2,000원| 조회(165)

결과레포트, Current-Steering, 전자회로설계실습

미리보기

닫기
[A+결과레포트 전자회로설계실습]8. MOSFET Current Source와 Source Follower 설계

전자회로설계실습 결과보고서8. MOSFET Current Source와 Source Follower 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Current Source의 구현3.2 Current Source의 특성 검증3.3 Source Follower의 구현4. 결론1. 요약이번 실험에서는 NMOS를 사용하여 Current source를 설계, 구현하고 특성을 검증하였다. 또한, Source Follower를 설계하고 구현하였다.먼저, Current source를 설계, 구현 한 결과 두 MOSFET(M1, M2)의 Gate-Source전압이 같음을 알 수 있었다. 그리고 동일한 MOSFET(2N7000/FAI)을 사용하였으므로, 임을 PSPICE 시뮬레이션 결과 얻었지만, 실제 실험을 한 결과, 값은 옴의 법칙에 의해 9mA로 계산 되었다. 오차는 1Ma로 작지만, 오차율은 10%로 크게 측정되었다. 이렇게 큰 오차율이 발생한 원인으로는 첫째, 기준 값이 10Ma로 상당히 작은 값이기 때문이고 두 번째는 가변저항의 오차(0.39%의 오차율)때문이다. 그리고 세번 째는 우리가 사용한 MOSFET은 이상적이지 않으므로 소자 자체의 오차가 발생하기 때문이라고 생각하였다.이어서 Current Source의 특성 검증을 확인하는 실험을 한 결과, , =10Ma로 계산 되었다.오차의 원인은 위와 같이 current source를 설계, 구현과정에서 생긴 원인과 동일하다고 생각하였다.그 다음, 그래프를 통하여 저항의 값이 커질수록 값이 작아지다가 saturation 영역()을 벗어나게 되므로 current mirror가 되지 않음을 확인 하였다. 즉, R=500부근에서부터 전류의 값이 일정한 비율에 따라서 감소한다는 것을 알 수 있었다.그 다음, Source follower설계하고 구현하는데 Biasing 하는데 문제가 발생하여 다른 조의 결과를 분석 하였다. 분석 결과, M2에 흐르는 전류는 1.00156mA로 측정 되접지 증폭기)을 사용한 회로이며 입력 임피던스는 높고, 출력 임피던스는 낮다. 전압이득이 1이 되지 않지만 동작이 안정되고 일그러짐이 적다는 장점이 있으며 주로 최종단에서 출력 임피던스를 낮추거나 전류 증폭을 할 때 사용한다. 그리고, 출력전압이 입력전압을 따라가기 때문에 소스 팔로워(Source Follower)라고도 부른다. .3. 설계실습 내용 및 분석3.1 Current Source의 구현그림 8-1과 같은 회로를 설계한다. 값이 설계한 10 mA가 될 수 있도록 을 조절한다. 이 때 의 값을 측정하여 설계시의 값과 비교, 오차가 생길 시에는 오차의 이유를 분석한다.이 실험에서 을 측정하기 위하여 저항의 양 쪽 노드의 전압을 측정한 후, 옴의 법칙에 따라 을 계산 하였다. PSPICE에서 설계 조건을 로 주었을 때, =10.09mA로 측정 되었다.실제 실험에서의 설계 값은 였으며 양 쪽 노드의 전압을 측정한 후, 옴의 법칙을 따른 결과, =9mA가 계산 되었다.R1의 오차율은 이였다. 그리고 값은 9mA로 계산되었으며, 이 값은 PSPICE에서 설계 후 시뮬레이션 결과의 값인 10.09mA와 약 10%의 오차율을 보였다.이렇게 큰 오차율이 발생한 원인으로는 첫째, 기준 값이 10Ma로 상당히 작은 값이기 때문이다. 둘째, 가변저항의 오차(0.39%의 오차율)때문이다. 그리고 세번 째는 우리가 사용한 MOSFET은 이상적이지 않으므로 소자 자체의 오차가 발생하기 때문이다.3.2 Current Source의 특성 검증(A) 그림 8-1에서 와 사이에 10 저항을 삽입하여 연결한 후 10 저항의 양단의 전압 값을 이용하여 를 측정한다. 4.1의 값과 측정치가 같은 지 비교한 후 다르다면 그 이유를 분석하며 서술한다.- 와 사이의 10 의 저항의 양단 전압을 측정한 후 10 에 걸리는 전압을 계산 해본 결과 10mA가 걸린 것을 확인했으며, 3.1의 값은 9mA로 측정되었다. 오차율은 10%로 계산되었다. 실험 결과, 값과 측정치가 비슷하지만 같지 않은 것으로류 값이 일정한 비율에 따라 작아지게 됨을 알 수 있다.10Ma가 측정될 것으로 예상하였지만 7Ma~10Ma로 측정되었다. 이는 3.2.(A)의 오차의 원인과 같다. 다시 서 술하면, 첫 번째는 기준 값의 단위가 작은 mA단위이기 때문에 저항의 오차나, 2N7000소자 자체의 오차에도 크게 영향을 받기 때문이다. 즉, MOSFET소자의 오차와 저항의 고유 오차의 영향을 크게 받는다. 두 번째는 10 의 양단에 걸리는 전압을 오실로스코프로 측정할 때, 오실로스코프에서 표시되는 전압이 소수점 첫 번째 까지만 표시되어 정확한 전압 값을 측정하지 못한 것이다.3.3 Source Follower의 구현(A) 설계실습계획서 3.2.1에서 설계한 그림 8-2 회로를 구현한다. 먼저 입력 단(Vs)을 Ground에 연결한 후 M2, M3에 흐르는 전류를 측정하여 기록한다. 두 전류의 값이 같지 않다면 그 이유를 분석하여 서술한다.- 실험 결과 M2에 흐르는 전류는 1.00156mA로 측정 되었고, M3에 흐르는 전류는 약 0.73mA로 측정 되었다. M3에 흐르는 전류는 M3와 M1의 사이에 크기가 10인 저항을 연결해서 그 저항 양단에 걸리는 전압을 측정하고 옴의 법칙을 통해 계산되었다.거의 비슷한 값을 얻긴 했지만 0.27mA의 오차를 보였다. 오차의 원인은 , 이 공식으로 미뤄 볼 때, 비록 같은 소자일 지라도 의 값이 다른 것과 의 값은 온도의 영향을 받는 것임을 알 수 있다. 즉, 전류 값은 같은 소자여도 다른 값과 온도의 영향을 받는 에 의해 오차가 발생한다.(B) 입력단을 3.2.1 (E)에서 구한 조건내의 진폭으로 설정한 후 주파수를 바꾸어 가면서 출력전압(VO)의 진폭을 측정하여 기록한다. 이 때 3.2.1 (D)에서 simulation한 point들을 랩뷰 프로그램을 이용하여 데이터를 수집한다.입력전압 = 1.1V주파수전압1Hz0.34V2Hz0.6V3Hz0.74V10Hz1V100Hz1V1kHz1.03V10kHz1.01V100kHz1V300kHz1V1.4MH수를 Midband내의 주파수인 1kHz로 고정하고 진폭을 변화 시키면서 출력 전압 신호에 왜곡이 나타나지 않은 입력 정현파의 최대 진폭을 측정한다.- 약 4.4V가 되는 지점부터 출력 전압 신호의 극솟값 부근이 saturation 되는 왜곡이 일어났다. 따라서 최대 진폭은 4.4V라고 할 수 있다.4. 결론이번 실험에서는 NMOS를 사용하여 Current source를 설계, 구현하고 특성을 검증하였다. 그리고, Source Follower를 설계하고 구현하였다. 하지만 ‘3.3 source follower 구현’을 하기위한 실험을 하는 과정에서 M3의 게이트 부분에 Bias를 위해 설계한 부분(RG1, RG2)에서 voltage division이 되지 않아 정상적인 실험이 불가능 했다. 계속해서 Bread board에 회로를 설계, 구현하고 트랜지스터와 가변저항을 바꿔 보았지만, voltage division이 이루어지지 않았다. 하지만, 마지막에 RG1, RG2의 값을 둘다 1MΩ으로 바꿔보니 정상적으로 Biasing이 되었지만, 우리가 pspice에서 시뮬레이션 했던 회로와 다른 결과를 출력하여서 ‘3.3 source follower구현’은 다른 조의 결과를 분석하였다.첫 번째, Current source를 설계, 구현 한 결과 두 동일한 MOSFET(2N7000/FAI)의 Gate-Source전압이 같음을 알 수 있었다. 그리고 둘 다, saturation 영역()에서 동작 함을 전압 값을 구해서 알 수 있었다 또한, 임을 PSPICE 시뮬레이션 결과 얻었지만, 실제 실험을 한 결과, 값은 9mA로 옴의 법칙에 의해 계산 되었다. 오차는 1Ma로 작지만, 오차율은 10%로 크게 측정되었다. 이렇게 큰 오차율이 발생한 원인으로는 첫째, 기준 값이 10Ma로 상당히 작은 값이기 때문이다. 둘째, 가변저항의 오차(0.39%의 오차율)때문이고 세 번째는 우리가 사용한 MOSFET은 이상적이지 않으므로 소자 자체의 오차가 발생하기 때문임을 알 수 있었다.그 다이 모두 saturation영역() 에 있는 것이기 때문이다. 또, 그래프에서 전류의 값이 7Ma 부근, 즉, R=500부근에서부터 전류의 값이 급격히 일정한 비율에 따라서 감소함을 알 수 있었는데 이를 통해, 저항 값이 커져 MOSFET이 triode영역()에 있을 때의 전류 값은 옴의 법칙을 따르고, 그 결과 전류 값이 일정한 비율에 따라 감소 함을 알 수 있었다.3.3.(A)의 실험에서 M2에 흐르는 전류는 1.00156mA로 측정 되었고, M3에 흐르는 전류는 약 0.73mA로 측정 되었다. Pspice 시뮬레이션에서는 두 전류의 값이 같았지만 실제 회로를 구현 한 결과, 두 전류는 0.27mA의 오차를 보였다. 오차의 원인은 , 이 공식으로 미뤄 볼 때, 비록 같은 소자일 지라도 의 값이 다른 것과 의 값은 온도의 영향을 받는 것임을 알 수 있다.3.3.(D)에서는 Low Pass filter와 High pass filter를 적용한 특정 주파수 대역내의 신호만 감쇄 없이 통과 시키며, 나머지 주파수 신호는 감쇄 시키는 Band pass filter임을 3.3.(C)의 Bode plot을 통해 알 수 있었다. Midband의 값과 3dB차이나는 값을 가진 주파수는 3Hz 미만의 값과 1.4MHz를 초과한 값임을 알 수 있었다. 그 결과, Midband의 주파수 범위(bode plot에서 가장 큰 값과 동일한 값을 갖는 범위)는 약 100Hz ~ 300kHz를 초과한 값임을 알 수 있었으며 Bandwidth는 1.4MHz를 초과한 값에서 3Hz를 뺀 1.4MHz를 초과한 값임을 알 수 있었다.마지막으로 3.3.(E)에서 주파수를 1kHz로 고정시킨 후 진폭이 왜곡되는 지점을 확인하여 최대 진폭을 확인하였다. 그 결과 약 4.4V부터 파형의 극솟점 부분에서 왜곡이 시작되는 것을 다른 조의 자료를 통해 확인 하였으며, 따라서 최대 진폭은 약 4.4V임을 알 수 있었다.전반적으로 실험을 하는데 어려움이 많았다. 첫 번째는 DC supply를 이용하여 전압을 AT8

공학/기술| 2020.11.26| 10페이지| 2,000원| 조회(216)

MOSFET, 결과레포트, 전자회로설계실습

미리보기

닫기