중앙대전전 스토어

중앙대전전

개인인증

팔로워24 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

77개
전체 판매량

1,000+개
최근 3개월 판매량

10개
자료후기 점수

평균A
자료문의 응답률

0%

전체자료 77개

중앙대학교 전기회로설계실습 설계실습 7. RC회로의 시정수 측정회로 및 방법 설계 A+ 결과보고서

설계실습 7. RC회로의 시정수 측정회로 및 방법 설계결과보고서요약 : RC time constant를   ‘을 통해 이론적으로, 그리고 DMM을 통해 시계측정으로오실로스코프의 커서를 이용하여 구하였다. 시계를 측정한 결과 오차율은 한 자리수로 비교적작았다. 하지만 오실로스코프를 이용했을땐 40%의 큰 오차율의 경향성을 보였다. 기기의 출력값을 읽는 어려움, 혹은 사람의 반응속도에는 한계가 존재하기 때문에 오차가 발생한 것으로생각한다. 이 외에도 주기를 변경하며 전압파형을 분석한 결과 커패시터가 충∙방전할 때 정도의 충분한 시간이 필요하다는 것과 커패시터는 직류 성분을 차단하는 역할을 한다는 것을실험을 통해 알 수 있었다. 1. 설계실습 결과COVID-19라는 특수한 상황으로 인하여 실제로 실습을 하지 못하였으며, 실험 결과에 대한 data sheet를 토대로 작성된 결과입니다. 2. 설계실습 내용 및 분석※ 다른 지시가 없다면 측정값은 유효숫자 세 자리까지 기록한다. ※ 실험시작 전에 조교의 지시에 따라 DMM과 DC Power Supply의 전원선을 220 V poweroutlet(소켓)에 연결한 후 전원버튼을 누른다.

공학/기술| 2022.09.15| 6페이지| 1,000원| 조회(182)

결과보고서, A+보고서, 전기회로설계실습, 설계실습 7, 중앙대학교 전기회로설계..

미리보기

닫기
중앙대학교 전기회로설계실습 설계실습 3. 분압기 (Voltage Divider) 설계 A+ 결과보고서

요약 : 기존에 설계했던 회로와, 실험을 통해 설계한 회로는 결과적으로 차이가 존재하였다. 이는 부하효과(Loading Effect)를 고려하지 못한 결과였으며, 일련의 실습과정을 통해 부하효과를 고려하여 올바른 회로도를 설계하였다.1. 서론 : 앞선 3.1에서 설계한 회로도를 구성하여 직접 측정을 하였고, 아주 미세한 오차가 발생하는 것을 확인하였다. 그리고 1의 등가저항을 연결하여 부하에 걸리는 전압을 측정하였으며, 부하효과를 고려하지 못하였기에 발생한 오차를 확인하였다. 오차에 대한 원인에 대하여 4.1, 4.2 실습을 통하여 확ㅇ니하였고 그 이유에 대해 설명하였다. 2. 설계실습 결과COVID-19라는 특수한 상황으로 인하여 실제로 실습을 하지 못하였으며, 실험 결과에 대한 data sheet를 토대로 작성된 결과입니다.4.1 (a) 실험계획 3.1의 회로를 구성하여 출력전압을 측정하여 기록하라.

공학/기술| 2022.09.15| 3페이지| 1,000원| 조회(157)

결과보고서, A+보고서, 전기회로설계실습, 중앙대학교 전기회로설계실습, 설계실습..

미리보기

닫기
중앙대학교 전기회로설계실습 설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 A+ 결과보고서

요약 : 건전지의 출력저항을 측정하는 회로를 설계하였으며, DC power supply의 output1 과 output2 단자에 일정 전압으로 조정하고, 단자들을 점퍼선으로 연결한 후 output1과 output2 사이의 전위차를 측정하였다. 그리고 10을 22 저항을 각각 DMM으로 측정하고, 오차에 대해 원인을 찾고 이유를 설명하였다.1. 서론 : 6V 건전지의 전압과 내부 저항을 측정하였다. DC power supply의 output1과 output2에 각각 5V, 10V로 조정한 후 output1과 output2의 단자를 점퍼선으로 연결한 후 걸리는 전압을 측정하여 전위차를 측정하였다. DMM을 전압 측정모드로 설정한 후 10 을 22을 사용하여 각각의 저항을 측정하였고, 오차가 발생하는 원인에 대하여 생각하였다. 저항이 DMM 내부의 입력저항보다 작을 경우 작은 오차가 발생하고, 비슷하거나 큰 경우 큰 오차가 발생하는 것을 실험을 통하여 검증하였다.2. 설계실습 결과COVID-19라는 특수한 상황으로 인하여 실제로 실습을 하지 못하였으며, 실험 결과에 대한 data sheet를 토대로 작성된 결과입니다.(b) 3.1에서 고안한 방법을 사용하여 6V 건전지의 내부저항을 측정하고 기록하라. 실제 사용한 회로를 그려서 제출하라. 건전지의 내부저항은 얼마 정도인가? 생각보다 큰가, 작은가? 측정치로 미루어보아 현실적인 회로에서 내부저항을 고려해야할 정도인가?

공학/기술| 2022.09.15| 6페이지| 1,000원| 조회(168)

결과보고서, A+보고서, 전기회로설계실습, DMM의 입력저항 측정회로 설계, 중..

미리보기

닫기
중앙대학교 아날로그및디지털회로설계실습 설계실습 4. 신호 발생기 A+ 예비보고서

다이오드를 달게 되었을 때 온전하게 인가된 전압인 15V가 출력되는 것을 출력 결과로 확인 할 수 있다. 교재의 이론부의 마지막 단락을 보면 그 이유를 짐작할 수 있다. Op 증폭기의 이 득이 1보다 큰 경우에는 포화로 인해 왜곡된 파형을 보인다. 그리고 이러한 문제점들은 이득 값들을 조정하여 해결할 수 있다. 특히 전체 이득이 소신호에서는 1보다 크게, 대신호에서는 1보다 작거나 1에 근사한 값을 가지게 함으로써 신호 문제를 해결할 수 있다. 그림 7-3 Wien Bridge의 자동 이득 조정회로에서 에 다이오드를 달아 발생한 Negative feedback이 이를 가능하게 한다. 즉, 대신호에서는 다이오드 중 하나가 Forward bias 됨으로써 Feed back 저 항과 Op 증폭기의 이득을 감소시키는 반면, 소신호에서의 이득은 다이오드에 영향을 받지 않 게 되는 것이다. 그렇기 때문에 Wien Bridge 방식은 일반적으로 KHz대역에서 신호를 발생시 키기 위해 많이 사용되는 것이다.

공학/기술| 2022.09.15| 7페이지| 1,000원| 조회(288)

예비보고서, A+보고서, 아날로그및디지털회로설계실습, 중앙대학교 아날로그및디지..

미리보기

닫기
중앙대학교 전기회로설계실습 설계실습 13. 발전기 원리 실험 A+ 결과보고서

1. 설계실습 결과요약 : RL회로에서 인덕터 전압파형의 특징을 활용하여 인덕턴스를 계산하였으며, 자석과 코 일의 방향을 뒤집을 때마다 극이 바뀌므로 전압의 파형이 위 아래로 뒤집어짐을 알 수 있었 다. 서로 다른 두 저항을 코일의 양단에 연결하였을 때, 전압 분배법칙에 따라 코일에서 발생 하는 유도기전력의 대부분이 걸림을 확인할 수 있었다. 코일에 다이오드를 연결하여 자석을 뒤집어가며 실험을 진행한 결과 순방향 전압일 때 다이오드가 작동하고, 전압강하가 일어남을 확인하였다. 2. 서론 코일의 자속 변화에 의한 유도기전력 발생, 즉 패러데이의 법칙을 확인하고, 발전기의 원리에 대하여 이해한다.

공학/기술| 2022.09.15| 6페이지| 1,000원| 조회(153)

결과보고서, A+보고서, 전기회로설계실습, 중앙대학교 전기회로설계실습, 설계실습..

미리보기

닫기