이봉추 스토어

이봉추

개인인증

팔로워2 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

28개
전체 판매량

123개
최근 3개월 판매량

7개
자료후기 점수

평균B
자료문의 응답률

-

전체자료 28개

판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 10. Oscillator 설계

설계실습 10. Oscillator 설계요약:R1=R2=R=1kΩ, C=0.47uF으로 Oscillator를 설계하고 이에 나타나는 VO, V+, V-의 파형을 확인하고 T1, T2, VTH, VTL을 측정하였으며 PSPICE 시뮬레이션 결과와 비교해보았다.R1의 값을 1/2배, 2배로 감소, 증가시켜보며 즉, β값을 감소(β=0.333), 증가(β=0.666)시켜보며 나타나는 변화를 확인해 보았고 β가 감소, 증가함에 따라 T1, T2, VTH, VTL 또한 증가, 감소함을 확인할 수 있었다.R의 값을 1/2배, 2배로 감소, 증가시켜보며 나타나는 변화를 확인해 보았고 R은 VTH, VTL에는 무관하므로 첫번째의 실험에서와 거의 같은 값이 나왔으며 T1, T2와 R의 관계에서, 나머지 parameter들이 변하지 않는다면 T1, T2와 R은 linear한 관계가 성립하므로 R을 절반으로 줄여주면 T1과 T2 또한 거의 절반으로 줄고 R을 2배로 하면 T1과 T2도 거의 2배가 되는 결과를 확인할 수 있었다.서론 :신호발생기 Oscillator는 전자전기공학도라면 자주 접하는 장치이다. OP AMP와 Positive feedback을 통해 사각파를 발생시키는 Oscillator를 설계해본다.설계실습 결과4.1 Oscillator 회로의 제작 및 측정(A) 실험계획서 3.1에서 설계한 신호발생기를 브레드보드에 구현하라.R1=R2=R=1kΩ, C=0.47uF으로 설계하였다.(B) 4.1(A)에서 구현한 oscillator의 vo, v+, v-의 파형을 측정하고, PSPICE파형과 비교하여 모양, 크기, 오차 등에 대한 설명과 함께 제출한다.PSPICE 시뮬레이션 결과(VO-green plot, V+-red plot, V—blue plot)VO의 파형 V+의 파형V-의 파형Simulation실험값오차율T10.48 ms0.55 ms14.58%T20.48 ms0.55 ms14.58%VTH5.904 V5.3 V-10.23%VTL-5.904 V-5.3 V10.23%파형은 VO, V+, V- 모두 PSPICE의 파형과 거의 같게 나왔으며 다만 VO에서 약 10V의 DC Offset Voltage가, V+, V-에서 약 5V의 DC Offset Voltage가 관찰되었음을 각각의 파형의 Vmax와 Vmin, 그리고 Vpp값을 통해 확인할 수 있었다. 이 DC Offset Voltage가 발생한 이유로 생각해본 것은 OP AMP가 ideal하지 않고 기하구조에서 완벽하게 대칭을 이루지 못하기 때문에 발생한 전압이 증폭되어 나타난 것으로 생각해 볼 수 있었다. 실험을 할 때 OP AMP의 Offset null 단자를 연결하지 않았었는데 만약 연결해서 실험한다면 Offset Voltage를 줄일 수 있었을 것이라고 생각한다. 이후의 (C), (D)의 실험에서도 마찬가지로 DC Offset Voltage가 관찰되었고 이에 대한 고찰은 여기서 마치도록 하겠다. T1과 T2의 실험값은 시뮬레이션값에 비해 오차율 14.58%로 측정할 수 있었고 VTH와 VTL은 오차율 10.23%로 측정하였다. 이 측정값들의 오차의 이유로는 시뮬레이션에서 R=0.968kΩ으로 설계한 반면 실제 실험에서는 R=1kΩ의 저항을 사용하였고, 커패시터 소자값의 오차가 존재해 따라서 RC time constant가 달라졌기 때문이라고 생각해볼 수 있었다.(C) β의 변화에 따른 특성을 측정하여라. 실험계획서 3.2(A), (B)에서 설계한 oscillator를 각각 구현하고, 구현한 oscillator의 vo, v+, v-의 파형을 측정한다. 이후, PSPICE 파형과 비교하여 모양, 크기, 오차 등에 대한 설명과 함께 제출한다.R1=0.5kΩ일 때:PSPICE 시뮬레이션 결과(VO-green plot, V+-red plot, V—blue plot)VO의 파형 V-의 파형V+의 파형Simulation실험값오차율T10.28 ms0.32 ms14.29%T20.297 ms0.33 ms11.11%VTH3.934 V3.595 V-8.62%VTL-3.934 V-3.595 V8.62%R1=2kΩ일 때:PSPICE 시뮬레이션 결과(VO-green plot, V+-red plot, V—blue plot)VO의 파형 V+의 파형V-의 파형Simulation실험값오차율T10.69 ms0.81 ms17.39%T20.69 ms0.81 ms17.39%VTH7.683 V7.05 V-8.24%VTL-7.874 V-7.05 V10.46%파형은 VO, V+, V- 모두 PSPICE의 파형과 거의 같게 나왔지만 R1=0.5kΩ일 때는 주기가 짧아지면서 이상적인 사각파의 파형에서 약간 exponentially 증가하고 감소하는 파형이 부분적으로 나타난 것을 확인할 수 있었고 R1=2kΩ일 때는 주기가 길어지면서 이상적인 사각파의 파형에 가깝게 나타난 것을 확인할 수 있었다. 또한, R1=0.5kΩ일 때는 β=0.333으로 감소하면서 T1, T2 또한 감소하는 것을 확인할 수 있었고 따라서 VTH, VTL 또한 감소하는 것을 확인할 수 있었으며 R1=2kΩ일 때는 β=0.666으로 증가하면서 T1, T2, VTH, VTL 또한 증가하는 것을 확인할 수 있었다.(D) R의 변화에 따른 특성을 측정하여라. 실험계획서 3.3(A), (B)에서 설계한 oscillator를 각각 구현하고, 구현한 oscillator의 vo, v+, v-의 파형을 측정한다. 이후, PSPICE 파형과 비교하여 모양, 크기, 오차 등에 대한 설명과 함께 제출한다.R=0.5kΩ일 때:PSPICE 시뮬레이션 결과(VO-green plot, V+-red plot, V—blue plot)VO의 파형 V-의 파형V+의 파형Simulation실험값오차율T10.24 ms0.31 ms29.17%T20.228 ms0.31 ms35.96%VTH5.892 V5 V-15.14%VTL-5.9 V-5 V15.25%R=2kΩ일 때:PSPICE 시뮬레이션 결과(VO-green plot, V+-red plot, V—blue plot)VO의 파형 V-의 파형V+의 파형Simulation실험값오차율T11 ms1.09 ms9%T21.014 ms1.09 ms7.495%VTH5.905 V5.15 V-12.79%VTL-5.905 V-5.15 V12.79%VO, V+, V-의 파형 모두 PSPICE의 파형과 거의 비슷한 결과를 보였고 R은 VTH, VTL에는 무관하므로 (B)의 실험에서와 거의 같은 값이 나왔으며 T1, T2와 R의 관계에서, 나머지 parameter들이 변하지 않는다면 T1, T2와 R은 linear한 관계가 성립하므로 R을 절반으로 줄여주면 T1과 T2 또한 거의 절반으로 줄고 R을 2배로 하면 T1과 T2도 거의 2배가 되는 결과를 확인할 수 있었다.결론:R1=R2=R=1kΩ, C=0.47uF으로 Oscillator를 설계하고 이에 나타나는 VO, V+, V-의 파형을 확인하고 T1, T2, VTH, VTL을 측정하였으며 PSPICE 시뮬레이션 결과와 비교해보았다. 출력의 형태는 모두 PSPICE의 파형과 거의 같게 나왔으며 다만 VO에서 약 10V의 DC Offset Voltage가, V+, V-에서 약 5V의 DC Offset Voltage가 관찰되었음을 각각의 파형의 Vmax와 Vmin, 그리고 Vpp값을 통해 확인할 수 있었다. 이 DC Offset Voltage가 발생한 이유로 생각해본 것은 differential 구조의 OP AMP가 ideal하지 않고 기하구조에서 완벽하게 대칭을 이루지 못하기 때문에 발생한 전압이 증폭되어 나타난 것으로 생각해 볼 수 있었다. 실험을 할 때 OP AMP의 Offset null 단자를 연결하지 않았었는데 만약 연결해서 실험한다면 Offset Voltage를 줄일 수 있었을 것이라고 생각한다. T1과 T2의 실험값은 시뮬레이션값에 비해 오차율 14.58%로 측정할 수 있었고 VTH와 VTL은 오차율 10.23%로 측정하였다. 이 측정값들의 오차의 이유로는 시뮬레이션에서 R=0.968kΩ으로 설계한 반면 실제 실험에서는 R=1kΩ의 저항을 사용하였고, 커패시터 소자값의 오차가 존재해 RC time constant가 달라졌기 때문이라고 생각해볼 수 있었다. 또한 T1, T2, VTH, VTL을 시뮬레이션에서 cursor기능으로, 오실로스코프에서 cursor기능으로 직접 측정한 것도 오차의 이유라고 생각하였다.R1의 값을 1/2배, 2배로 감소, 증가시켜보며 즉, β값을 감소(β=0.333), 증가(β=0.666)시켜보며 나타나는 변화를 확인해 보았고 β가 감소, 증가함에 따라 T1, T2, VTH, VTL 또한 감소, 증가함을 확인할 수 있었다. 다음으로 R의 값을 1/2배, 2배로 감소, 증가시켜보며 나타나는 변화를 확인해 보았고 R은 VTH, VTL에는 무관하므로 첫번째 실험에서와 비슷한 값이 나왔으며 T1, T2와 R의 관계에서, 나머지 parameter들이 변하지 않는다면 T1, T2와 R은 linear한 관계가 성립하므로 R을 절반으로 줄여주면 T1과 T2 또한 절반으로 줄고 R을 2배로 하면 T1과 T2도 2배가 되는 결과를 확인할 수 있었다. 전반적으로 측정값들의 오차는 약 10%정도 부근으로 잘 수행된 실험이라고 생각한다.

공학/기술| 2023.02.12| 9페이지| 1,500원| 조회(215)

결과보고서, 중앙대학교, 전자회로설계실습, Oscillator 설계

미리보기

닫기
판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 8. MOSFET Current Mirror 설계 평가B괜찮아요

설계실습 8. MOSFET Current Mirror 설계요약:10V의 Power Supply 전압을 인가하고 단일 MOS Current Mirror 회로를 구현해 transistor M1, M2의 VGS1, VGS2, VDS1, VDS2를 측정하고 IO와 IREF를 계산하였다. 여기서 M1이 diode-connected transistor이다. 측정 결과 VGS1, VGS2, VDS1, VDS2의 오차율은 각각 5.53%, 5.96%, 5.96%, 13.76%로 매우 낮아 PSPICE 시뮬레이션 결과와 거의 일치했고 IO, IREF 또한 오차율 9.75%, -2.24%로 PSPICE 시뮬레이션 결과와 거의 비슷한 값이 측정되어 잘된 실험이라고 할 수 있겠다.10V의 Power Supply 전압을 인가하고 Cascode Current Mirror 회로를 구현해 transistor M2, M4의 VGS2, VG42, Vo를 측정하고 Io와 IREF를 계산하였다. 측정 결과 VGS2, VGS4, Vo의 오차율은 각각 5.71%, 5.31%, 16.2%로 매우 낮아 PSPICE 시뮬레이션 결과와 거의 일치했고 Io, IREF 또한 오차율 15.3%, 0.49%로 PSPICE 시뮬레이션 결과와 거의 비슷한 값이 측정되어 잘된 실험이라고 할 수 있겠다.서론 :IC 회로에서는 부피가 큰 저항을 사용할 수 없기 때문에 Constant Current Source를 통해 Biasing하는데 이 Reference Current를 Current Mirror를 통해 구현할 수 있다. 따라서 Current Mirror의 설계, 측정을 통해 그 전기적 특성을 확인하는 것은 중요하다.설계실습 결과4.1 단일 Current Mirror 구현 및 측정(A) Power Supply를 연결하지 않은 그림 1의 회로를 3.1(D)에서 사용한 저항과 MOSFET을 사용하여 breadboard에 구현한다. 사용한 저항의 실제 값을 측정, 기록한다. VCC와 VDD에 10V를 인가하고 M1, M2의 VGS, VDS를 측정, 기록한다. 또한 각 저항 사이의 전압을 이용하여 IREF와 IO를 계산, 기록한다.측정값Simulation측정값SimulationVGS12.48V2.35VVDS12.49V2.35VVGS22.49V2.35VVDS24.2V4.87VIREF10.03mA10.26mAIO11.26mA10.26mA(B) IREF=10mA가 될 수 있도록 R1을 조절한다. 이때의 R1의 값을 측정하여 설계시의 값과 비교한다. 오차가 생길 시 오차의 이유를 분석한다.오차가 매우 작아 조정하지 않았다.(C) 측정한 VO보다 1V 낮아지도록 RL값을 조절한다. 이때의 RL값과 전압을 측정하고 IO를 계산, 기록한다.RL=675Ω, VO=3.25V, IO=10mA(D) 측정한 값을 이용하여 RO를 계산하여 제출하여라.4.2 Cascode Current Mirror 구현 및 측정(A) Power Supply를 연결하지 않은 그림 2의 회로를 3.2(B)에서 사용한 저항과 MOSFET을 사용하여 breadboard에 구현한다. 사용한 저항의 실제 값을 측정, 기록한다. VCC와 VDD에 10V를 인가하고 M2, M4의 VGS 및 VO를 측정, 기록8한다. 또한 각 저항 사이의 전압을 이용하여 IREF와 IO를 계산, 기록한다.측정값Simulation측정값SimulationVGS22.48V2.346VVGS44.94V4.691VVO5.69V4.895VIREF10.26mA10.21mAIO8.65mA10.21mA(B) IREF=10mA가 될 수 있도록 R1을 조절한다. 이때의 R1의 값을 측정하여 설계시의 값과 비교한다. 오차가 생길 시 오차의 이유를 분석한다.(A)에서 측정시에 10.26mA로 10mA와 거의 유사한 값이 나왔으므로 R1을 따로 조정하지 않았다.그러므로 R1이 설계값과 같다는 것을 알 수 있다.(C) 측정한 VO보다 1V 낮아지도록 RL값을 조절한다. 이때의 RL값과 전압을 측정하고 IO를 계산, 기록한다.RL=647ΩVo=4.69VIo=8.19mA.(D) 측정한 값을 이용하여 RO를 계산하여 제출하여라.(E) 실험 4.1과 출력저항을 비교하라. 값이 변하였다면 그 이유를 분석하여 제출하여라.4.1에서의 출력저항은 753.97Ω, 4.2에서의 출력저항은 2.174kΩ로 4.1보다 4.2에서 출력저항이 증가하였다. 실험 4.1과 같은 기본적인 Current Mirror의 출력 저항은 MOS 소자의 드레인에서 들여다 본 저항으로 대략 가 된다. 따라서 Cascode Current Mirror를 활용한다면 Q3의 드레인에서 들여다 본 출력 저항은 로 근사화 된다. 모든 MOSFET의 값과 채널 변조에 의한 저항 이 같다고 가정하면 의 값은 이다. 따라서 출력저항의 값이 증가됨을 알 수 있다. ideal current source의 저항은 infinity이므로 current mirror로 구현한 current source의 출력저항은 크면 클수록 좋기 때문에 cascoding을 통해 출력저항을 높인다. 이 높아진 출력저항은 current source load가 amplifier에 연결되었을 때 gain이 증가하도록 해준다.결론:10V의 Power Supply 전압을 인가하고 단일 MOS Current Mirror 회로를 구현해 transistor M1, M2의 VGS1, VGS2, VDS1, VDS2를 측정하고 IO와 IREF를 계산하였다. 여기서 M1이 diode-connected transistor이다. 측정 결과 VGS1, VGS2, VDS1, VDS2의 오차율은 각각 5.53%, 5.96%, 5.96%, 13.76%로 매우 낮아 PSPICE 시뮬레이션 결과와 거의 일치했고 IO, IREF 또한 오차율 9.75%, -2.24%로 PSPICE 시뮬레이션 결과와 거의 비슷한 값이 측정되어 잘된 실험이라고 할 수 있겠다. 오차의 이유로는 transistor M1과 M2의 전기적 특성이 약간의 차이가 있을 수 있어 설계한 값과 다를 수 있다는 점, 실제로 조정한 가변저항이 설계값과 완벽히 일치하지 않는 점 등을 생각해볼 수 있었다. MOS Current Mirror의 출력저항 RO는 753.97Ω으로 계산할 수 있었으며 finite한 output resistance를 갖는다는 것을 확인해볼 수 있었다.10V의 Power Supply 전압을 인가하고 Cascode Current Mirror 회로를 구현해 transistor M2, M4의 VGS2, VG42, Vo를 측정하고 Io와 IREF를 계산하였다. 측정 결과 VGS2, VGS4, Vo의 오차율은 각각 5.71%, 5.31%, 16.2%로 매우 낮아 PSPICE 시뮬레이션 결과와 거의 일치했고 Io, IREF 또한 오차율 15.3%, 0.49%로 PSPICE 시뮬레이션 결과와 거의 비슷한 값이 측정되어 잘된 실험이라고 할 수 있겠다. 오차의 이유로는 Ro를 계산함에 있어서, 전류의 측정값의 오차가 발생했을 수 있다는 점, 값의 작은 오차가 출력 저항의 값을 크게 변동시킬 수 있다는 점 등을 생각해 볼 수 있다. 결과적으로 MOSFET을 사용하여 만든 Current Mirror을 Cascoding함으로써 기존의 출력 저항을 기하급수적으로 증가시킬 수 있는 성과를 실험적으로 확인할 수 있었다.

공학/기술| 2023.02.12| 4페이지| 1,000원| 조회(206)

결과보고서, MOSFET, 중앙대학교, 전자회로설계실습, Current Mirr..

미리보기

닫기
판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 6. Common Emitter Amplifier 설계 평가A+최고예요

설계실습 6. Common Emitter Amplifier 설계요약Common Emitter Amplifier를 설계하기 위해 BJT(2N3904)와 커패시터, 가변저항을 이용하여 회로를 구성하였고 오실로스코프로 출력파형을 관찰하였다. DC Power Supply만 연결하고 입력단은 ground에 연결한 상태에서 DC Bias parameter를 측정하였고 이후에 Function Generator를 입력단에 추가적으로 연결해 AC parameter인 output voltage와 gain 등의 값을 오실로스코프로 측정하였고 표로 작성하여 정리하였다.측정값들의 오차는 설계한 값, PSPICE를 통해 시뮬레이션으로 얻었던 값들과 비교했을 때 오차율은 모두 10% 이내를 만족하였다. 오차율이 매우 큰 값들은 따로 적지 않았다. base current 같은 경우엔 매우 작은 크기이다보니 노이즈의 영향이 크고, 접지를 시킨 coupling capacitor가 ideal하지 않기 때문에 약간의 전류가 빠져나갈 수 있어서 dc bias parameter에 영향을 주어 오차가 크게 발생했다고 생각하며, 이로 인해 current gain 또한 오차율이 크게 발생했다. 하지만 다른 값들은 오차가 작았고, 목표로 했던 gain도 매우 잘 얻어, 전반적으로 잘 설계했고 잘 측정된 실험이라고 생각한다.사용계측기Function Generator: 1대Oscilloscope(2channel): 1대DC Power Supply(2channel): 1대DMM: 1대1. 서론Common Emitter Amplifier는 트랜지스터 증폭기 중에서 가장 널리 사용되는 것으로, 높은 입력 임피던스와 낮은 출력 임피던스를 가지며 높은 전압이득을 얻을 수 있다고 한다. Common Emitter Amplifier를 설계하기 위해 BJT(2N3904)와 커패시터, 저항을 이용하여 회로를 구성하였고 오실로스코프로 파형을 알아보았다. 사용된 그림은 오실로스코프의 화면을 휴대폰을 이용하여 저장하였다.2. 설계실습 결과4.1 Common Emitter Amplifier(1차 설계)의 구현 및 측정(A) Function generator를 제외한 1차 설계 회로를 가능한 한 그림 1과 거의 같은 배치로 breadboard에 구현한다. 커패시터는 10 ㎌을 사용하며 극성에 주의 한다. 사용한 소자들의 실제 값을 측정, 기록한다.C _{C``1}의 입력단자를 접지한 상태에서 12 V를V _{CC}에 인가하고 base, collector, emitter의 직류 전압을 측정, 기록한다. 또 측정된 전압을 이용하여 collector, emitter의 전류를 계산, 기록한다. 전압, 전류의 오차가 10%이하인 경우 그 결과를 아래 표에 정리하여 제출한다.(B) 3.2에서 결정한대로 Function generator의 출력전압을 설정하고 oscilloscope로 측정하여 100 ㎑, 20 mVpp 사인파의 파형을 확인한다. 입력 단에 그림 1과 같이 function generator를 연결한 후v _{i`n}과v _{o}의 파형을 동시에 볼 수 있게 설정하여 저장, 제출한다. 측정한 overall voltage gain과 simulation결과를 비교하여 오차를 구한 후 오차의 이유를 서술한다. 그 결과를 아래 표에 정리하여 제출한다.(C) 유효숫자 세 개만 사용하여 아래 표를 작성한다.→ 회로를 구성할 때 사용한 저항의 값은 다음과 같다.R _{1} = 77.78 ㏀,R _{2} = 47.2 ㏀,R _{E} = 3.495 ㏀,R _{C} = 5.002 ㏀,R _{sig} = 50 Ω[그림 1]DC Power Supply를 통해 12 V의 전압을 걸어주고 oscilloscope로 측정하였더니 위의 그림에서와 같이 1.96Vpp의 출력전압을 확인할 수 있었고 위상차가 90도 발생함을 확인할 수 있었다.[그림 2]Function generator의 출력전압을 설정하고 oscilloscope로 측정하였더니 위에서와 같이 1.96Vpp의 출력전압과 90도의 위상차를 확인할 수 있었다. 이는 설계한 회로의 input resistance는 2.3kohm으로 계산되어 function generator의 출력저항 50ohm에 비해 매우 커 이로 인한 부하효과가 미미하기 때문에 amplifier gain과 overall voltage gain은 비슷한 값을 갖는 것이다.측정값Simulation오차율V _{B}3.71 V4.14 V-10.39%V _{C}7.2 V7.01 V2.7%V _{E}3.16 V3.50 V-9.71%I _{B}0.026 mA12.0 ㎂I _{C}0.886 mA0.988 mA-10.32%I _{E}0.912 mA1.01 mA-9.7%beta `=`I _{C} ``/I _{B}34.0882.3V _{max} ``/��V _{min} ��0.8150.7972.26%amplifier gain-98 V/V-100 V/V2%overall voltage gain-100.15 V/V-95.7 V/V-4.65%[표 1]3. 결론Common Emitter Amplifier는 트랜지스터 증폭기 중에서 가장 널리 사용되는 것으로, 높은 입력 임피던스와 낮은 출력 임피던스를 가지며 높은 전압이득을 얻을 수 있다. Common Emitter Amplifier를 설계하기 위해 BJT(2N3904)와 커패시터, 가변저항을 이용하여 회로를 구성하였고 오실로스코프로 출력파형을 관찰하였다. DC Power Supply만 연결하고 입력단은 ground에 연결한 상태에서 DC Bias parameter를 측정하였고 이후에 Function Generator를 입력단에 추가적으로 연결해 AC parameter인 output voltage와 gain 등의 값을 오실로스코프로 측정하였고 표로 작성하여 정리하였다.측정값들의 오차는 설계한 값, PSPICE를 통해 시뮬레이션으로 얻었던 값들과 비교했을 때 오차율은 모두 10% 이내를 만족하였다. 오차율이 매우 큰 값들은 따로 적지 않았다. base current 같은 경우엔 매우 작은 크기이다보니 노이즈의 영향이 크고, 접지를 시킨 coupling capacitor가 ideal하지 않기 때문에 약간의 전류가 빠져나갈 수 있어서 dc bias parameter에 영향을 주어 오차가 크게 발생했다고 생각하며, 이로 인해 current gain 또한 오차율이 크게 발생했다. 하지만 다른 값들은 오차가 작았고, 목표로 했던 gain도 매우 잘 얻어, 전반적으로 잘 설계했고 잘 측정된 실험이라고 생각한다.

공학/기술| 2023.02.12| 3페이지| 1,000원| 조회(257)

결과보고서, 중앙대학교, emitter, common, 전자회로설계실습, Ampl..

미리보기

닫기
판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 4. MOSFET 소자 특성 측정

설계실습 4. MOSFET 소자 특성 측정요약: source는 ground, =5V로 고정, 를 증가시키면서 를 측정하였고, 는 2.2V로 측정하였다. 는 2N7000 data sheet에서 표준값 2.1V로 명시되어 있으므로 거의 정확하였다. 측정값들을 특성곡선으로 나타내었고, 가 증가함에 따라 또한 증가하는 것을 확인해 충분히 linear한 영역으로 bias해서 사용한다면 Amplifier로 작동할 수 있음을 확인할 수 있었다. 측정값들을 통해 구한 , 은 =0.6V인 경우에 =220 , =132 mS로 계산할 수 있었다. 이 값들은 data sheet 상의 값에 따라 계산한 이론값 =256 m, =153.6 mS과 오차율 -14.06%의 차이를 보였다. 오차의 이유로는 MOSFET의 온도특성에 따른 값의 변화를 생각해 볼 수 있었다. data sheet에 명시된 의 최솟값은 100mS으로, 이 범위를 만족하기 때문에 잘 측정한 실험이라고 할 수 있겠다. =2.5V, 2.6V, 2.7V로 고정시키고 값을 증가시키면서 값의 변화를 측정하고 특성곡선으로 나타내었고. 값이 보다 커지는 순간부터 값의 변화폭이 둔화되는 것을 확인해 Saturation region을 확인하였다. 또한 ideal하게 saturation되진 않고 특정 기울기를 가지는 것을 확인하였고 이 때의 기울기의 역수인 를 구해보았다.서론: MOSFET은 전자전기공학에서 빼놓을 수 없는 중요한 소자로, 증폭 기능과 스위치 기능을 가지고 있다. 많은 회로에서 MOSFET을 사용하고 있으므로 이의 전기적 특성들을 실험적으로 이해하고 있어야한다.설계실습 결과4.1 MOSFET 회로의 제작 및 측정(A) 그림 1의 회로를 제작하여라. 이때, =1MΩ으로 설정한다. 또한, DC Power Supply를 회로에 연결 전에 =0V, =5V로 조정 후 Output OFF후에 연결한다.(B) 를 1.0V부터 0.1V씩 높여가며 Power Supply의 를 인가하는 Port의 전류를 측정한다. 측정한 전류가 130mA 이상이 되면 측정을 중지한다. (낮은 전압부터 올리면서 측정한다.)=5V(V)(mA)(V)(mA)1.502.616.8911.602.726.5431.702.839.61.802.955.61.903.074.72.00.153.192.82.10.4843.21112.21.2133.31292.32.712.45.4542.510.233(C) 측정한 데이터를 이용하여 MOSFET의 특성곡선을 구하여라.(D) 위의 결과를 이용하여 를 구하고 3.2(C)의 결과와 비교하여라.는 약 1mA의 전류가 측정되는 2.2V로 잡을 수 있었고 Data Sheet의 표준값 2.1V, PSPICE 시뮬레이션 결과에서 확인한 1.9V와 매우 유사했다.(E) 위의 결과를 이용하여 =0.6V인 경우, , 을 구하고 3.2(D)의 결과와 비교하라.=0.6V인 경우는 =2.8V인 경우고 이 때 측정된 값은 39.6mA이다. =5V로 고정시켰고 =0.6V보다 크므로 saturation region에서의 식인 를 이용하면 =220 로 구할 수 있고, =132 mS로 구할 수 있다. PSPICE에서 확인한 값은 =317 m, =190 mS였고, Data Sheet상으로 계산한 값은 =256 m, =153.6 mS였다. PSPICE에서 측정된 =1.9V, Data Sheet에서 확인한 =2.1V였고 우리가 측정해 얻은 =2.2V이므로 Data Sheet에서 구한 , 을 이론값으로 채택해 비교하는 것이 더 좋을 것으로 생각된다.이론값측정값이론값측정값256 m220153.6 mS132 mS오차: -14.06%오차: -14.06%오차는 -14.06%로 계산되며 오차의 이유로 생각해 본 것은 MOSFET의 온도특성이다. MOSFET과 같은 반도체 소자들은 온도에 민감한 특성을 갖고 있으며 실험을 진행하면서 MOSFET을 만졌을 때 열이 많이 느껴졌었다. 따라서 의 값이 정확히 측정되지 않았을 것이다. 또한 Data Sheet의 표준값을 사용해 오차는 어느 정도 있을 것으로 생각되며, Data Sheet에 명시된 2N7000의 의 최솟값은 100mS으로, 이 값을 넘어가지도 않는다. 따라서 상당히 잘 측정한 실험이라고 할 수 있겠다.4.2 가변에 따른 특성 곡선 측정(A) Power Supply 연결 해제 후 =+0.5V, =0V로 조정 후 Output OFF 후에 연결한다. (는 앞에서 구한 값을 이용한다.) 를 0.0V부터 1.0V까지 0.1V씩 높여가며 Power Supply의 를 인가하는 Port의 전류를 측정한다. 1.0V부터 5.0V까지 1.0V씩 높여가며 전류를 측정한다. 위의 방식과 같이 =+0.6V, =+0.7V인 경우도 측정한다.=+0.5V=2.5V(V)(mA)(V)(mA)(V)(mA)0.000.58.3831.08.8010.10.9510.68.5112.09.1050.26.9430.78.5953.09.3640.37.8030.88.6724.09.6680.48.1830.98.7455.010.095=+0.6V=2.6V(V)(mA)(V)(mA)(V)(mA)0.000.513.8761.014.6380.10.9880.614.1402.015.2250.210.7410.714.3013.015.7580.312.6130.814.4404.016.3570.413.4610.914.5455.017.140=+0.7V=2.7V(V)(mA)(V)(mA)(V)(mA)0.000.521.3271.022.8450.11.0100.621.8492.023.720.215.1030.722.1913.024.7940.318.5730.822.4334.025.9480.420.3990.922.6415.027.191위의 데이터는 4.1의 실험에서 측정한 =2.2V와는 달리, =2V로 구하고 측정했던 값이다.(B) 측정한 데이터를 이용하여 MOSFET의 특성곡선을 구하여라.위의 그래프는 특성곡선으로, 각각의 그래프는 =2.5V, 2.6V, 2.7V일 때의 그래프를 나타낸 것으로 즉, =0.5V, 0.6V, 0.7V일 때의 그래프이다. 가 보다 커지면 Saturation region에 들어가므로 각각의 그래프를 확인해보면 가 0.5V, 0.6V, 0.7V 부근에서 거의 Saturation됨을 확인할 수 있다. ideal하게 saturation 되지 않는 이유는 MOSFET의 channel length modulation의 영향 때문이며, 그래프의 기울기의 역수가 로 정의된다. 0.1V~0.3V에서 linear한 영역도 확인되며, Saturation region에서 를 고정시켰을 때 에 따라 를 증폭시킬 수 있으므로 Amplifier로 사용 가능함을 확인할 수도 있다.(C) =+0.6V인 경우, 를 구하여라. 구하는 수식 및 수치를 자세히 서술하여라.이고,Saturation에 진입하는 는 이므로 기울기를 구할 구간 양 끝을 , 5V로 지정하고 =2.6V일 때 를 구해보면 ,결론MOSFET의 특성을 알아보기 위해 source는 ground, =5V로 고정하고 를 증가시키면서 drain current인 를 측정하였다. 가 2.1V까지는 의 값이 0에서 멈춰있다가 2.2V에서 1mA의 값을 측정해 이 전압 2.2V를 threshold voltage 로 측정하였다. 는 2N7000 data sheet에서 표준값 2.1V로 명시되어 있으므로 거의 정확하였다. 측정값들을 특성곡선으로 나타내었고, 가 증가함에 따라 또한 증가하는 것을 확인해 충분히 linear한 영역으로 bias해서 사용한다면 Amplifier로 작동할 수 있음을 확인할 수 있었다. 측정값들을 통해 구한 , 은 =0.6V인 경우에 =220 , =132 mS로 계산할 수 있었다. 이 값들은 data sheet 상의 값에 따라 계산한 이론값 =256 m, =153.6 mS과 오차율 -14.06%의 차이를 보였다. 오차의 이유로는 MOSFET의 온도특성에 따른 값의 변화를 생각해 볼 수 있었고 실제로 실험 도중 MOSFET을 만져보았을 때 상당한 열을 느낄 수 있었다. data sheet에 명시된 의 최솟값은 100mS으로, 이 값을 넘어가지 않기 때문에 상당히 잘 측정한 실험이라고 할 수 있겠다. =2.5V, 2.6V, 2.7V로 고정시키고 값을 증가시키면서 값의 변화를 측정하고 특성곡선으로 나타내었고. 값이 보다 커지는 순간부터 값의 변화폭이 둔화되는 것을 확인해 Saturation region을 확인하였다. 또한 어떤 값으로 ideal하게 saturation되진 않고 특정 기울기를 가지는 것을 확인하였고 이 때의 기울기의 역수인 를 구해보았다.실험 전반적으로 오차는 크지 않았고, 특성곡선 또한 매우 정확하게 나왔던 실험이며, Amplifier로 사용할 수 있는 MOSFET의 특성을 실험적으로 확인할 수 있어서 유용한 실험이었다고 생각한다.

공학/기술| 2023.02.12| 6페이지| 1,500원| 조회(183)

결과보고서, MOSFET, 중앙대학교, 전자회로설계실습, MOSFET 소자 특성

미리보기

닫기
판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 결과보고서 2. Op Amp의 특성측정 방법 및 Integrator 설계

설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계요약: Op Amp의 두 입력단자에 ground를 연결하고 출력파형을 관찰하였고 Offset Voltage가 증폭되어 나온 출력 -12.5V를 확인했다. Op Amp에 공급하는 전압 이상으로 증폭할 수 없으므로 출력이 Saturation되는 결과가 나타났다.R = =1 kΩ, C = 0.47 F의 Integrator를 설계하고, input pulse로 2V, 250Hz의 사각파를 인가하고 2ms 뒤의 출력파형을 관찰하였다. PSPICE 시뮬레이션 결과와는 출력전압의 크기에서 차이가 있었지만 출력파형은 같았다. 출력파형은 exponential한 형태를 가졌고, 충전과 방전의 과정을 확인할 수 있었다. 출력전압에서 오차는 크게 발생하였으나 출력파형은 예상했던 결과를 얻어 만족한 실험이다.서론: Op Amp의 dc problem 중에는 dc offset voltage, dc bias current와 같은 특성들이 존재하며, slew rate과 같은 왜곡현상과 관련된 특성도 존재한다. Op Amp를 다루기 위해서는 이러한 특성들에 대한 이해가 필수적이므로 이를 실험적으로 이해하고, Integrator를 설계해본다.설계실습 결과4.1 Offset Voltage 측정(A) Open Loop Gain : 그림 4.1의 회로를 bread board에서 구현하고 그 출력 파형을 제출한다. 왜 그러한 출력이 나오는 지 그 이유를 기술한다.출력은 -12.5V의 일정한 전압파형으로 확인되었다. 이러한 출력파형이 나타나는 것은 offset voltage가 op amp에 의해 증폭되어 출력되는데 실험에 사용한 LM741의 data sheet에 명시된 open loop gain은 200,000 V/V으로 매우 크며, 또한 op amp에 의해 증폭되어 출력되는 전압은 op amp에 공급해주는 전압 이상으로 증폭해 출력되지 못하고 saturation 되므로 그 값이 나타난 것이다. data sheet에 명시된 LM741의 output voltage swing 표준값은 로, 실험값과 매우 근사하다.4.2 Integrator의 동작(C) PSPICE 결과 비교 : input pulse의 크기를 2 V, 주파수를 250Hz로 설정하고 R = =1 kΩ, C = 0.47 F로 설계하였을 때 입력전압이 인가되고 2 ms뒤의 값이 보이도록 출력파형을 제출한다. 이론과 비교했을 때 실제 출력된 전압과 차이가 있는가?PSPICE 시뮬레이션에서 확인한 결과와는 다소 다른 값을 보였지만 출력파형의 모습은 같게 나타났다. 이런 파형이 나타나는 이유는 출력전압은 커패시터의 전압과 관련이 있고, 그 파형은 exponential한 형태이기 때문이다. 충전과 방전이 이루어지는 과정이 exponential한 형태로 나타난다. 출력전압에서 오차가 크게 나타났는데 그 이유로 생각해본 것은 브레드보드와 소자들의 연결상태가 불안정했고, 커패시터와 저항의 소자 자체적인 오차가 있었을 것이며, 노이즈에 의한 오실로스코프의 오차가 있었을 것이라 생각한다.결론Op Amp의 두 입력단자에 ground를 연결하고 출력파형을 관찰하였다. ideal한 결과로는 입력이 없으니 출력에 아무것도 나타나지 않아야 하지만 Op Amp의 구조가 ideal하지 않기 때문에 발생하는 Offset Voltage가 증폭되어 나온 출력 -12.5V를 확인할 수 있었다. 데이터시트에 명시된 LM741의 input offset voltage는 2mV이고 open loop gain은 200,000 V/V 이므로 400V가 출력으로 나와야할 것 같지만 Op Amp에 공급하는 전압 이상으로 증폭할 수 없으므로 출력이 Saturation되는 결과도 확인할 수 있었다. 데이터시트에서 확인한 output voltage swing 표준값은 로, 실험결과와 거의 일치했다.R = =1 kΩ, C = 0.47 F의 design parameter로 Integrator를 설계하고, input pulse로 2V, 250Hz의 사각파를 인가하고 2ms 뒤의 출력파형을 관찰하였다. PSPICE 시뮬레이션 결과와는 출력전압의 크기에서 차이가 있었지만 출력파형은 같았다. 출력파형은 exponential한 형태를 가졌고, 충전과 방전의 과정을 확인할 수 있었다. 출력전압의 오차의 이유로는 브레드보드와 소자들의 연결상태 불량, 커패시터, 저항 등 소자 자체적인 오차, 노이즈에 의한 오실로스코프 불량 등을 생각해볼 수 있었다. 출력전압에서 오차는 크게 발생하였으나 출력파형은 예상했던 결과를 얻어 만족했던 실험이었다.

공학/기술| 2023.02.12| 3페이지| 1,000원| 조회(278)

결과보고서, 중앙대학교, 전자회로설계실습, Integrator 설계, Op Am..

미리보기

닫기