kthkty1000 스토어

kthkty1000

개인인증

팔로워0 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

92개
전체 판매량

98개
최근 3개월 판매량

18개
자료후기 점수

평균D
자료문의 응답률

-

전체자료 92개

판매자 표지

전자회로 설계 및 실험1 예비 레포트_9장

전자회로 설계 및 실험1 예비 레포트제목: 9장 BJT의 고정 및 전압분배기 바이어스제출일: 2025년 5월 8일 목요일학과: 전자공학과제목: 제9장 BJT의 고정 및 전압분배기 바이어스실험 목적고정 바이어스와 전압분배기 바이어스 BJT 구조의 동작점을 결정한다.PSpice를 이용하여 고정 바이어스와 전압 분배기 바이어스 회로에서 전류와 전압을 구하기 위해서 바이어스 점 해석을 수행한다.이론쌍극성 접합 트랜지스터(BJT)는 차단, 포화, 선형의 세 가지 모드에서 동작하며, 각 모드에서 물리적 특성과 외부 회로에 의해 동작점(Q-point)이 결정된다.차단 모드에서는 베이스-이미터, 베이스-컬렉터 접합 모두 역방향 바이어스가 걸려, 트랜지스터는 개방 스위치처럼 동작하고 작은 역방향 누설 전류만 흐른다. 포화 모드에서는 두 접합 모두 순방향 바이어스가 되어 트랜지스터는 단락 스위치처럼 동작하며, 컬렉터에서 이미터로 최대 전류가 흐른다. 흐르는 전류량은 트랜지스터에 연결된 외부 회로에 의해서 제한된다. 이 두 모드는 주로 디지털 회로에 사용되며, 논리적 0과 1을 구현한다.선형 모드는 베이스-이미터 접합이 순방향, 베이스-컬렉터 접합이 역방향 바이어스된 상태이며 동작점을 안정적으로 유지하는 것은 트랜지스터 증폭기의 성능과 출력 신호의 품질을 결정하는 중요한 요소이다.동작점을 설정하기 위해 바이어스 회로가 필요하며, 본 실험에서는 고정 바이어스와 전압분배기 바이어스 회로를 비교하였다.고정 바이어스는 구조가 간단하지만, β와 온도 변화에 매우 민감하여 동작점이 쉽게 변한다. 이 때문에 트랜지스터의 β값과 온도는 제조 공정과 환경에 따라 큰 편차를 보이기 때문에, 이 방식은 실용성이 떨어져 고정 바이어스 회로는 부하선 상의 동작점을 예측하고 유지하는 데 어려움이 있다.반면에 전압분배기 바이어스 회로는 귀환 배열 통해 동작점을 안정화한다. 베이스 전압이 외부 저항에 의존하므로 β나 온도 변화에도 동작점이 거의 영향을 받지 않는다.따라서 전압분배기 바이어스는 β에 무관한 바33kΩ, 1MΩ), 트랜지스터 2N3904 또는 등가,트랜지스터 2N4401 또는 등가실험 과정β 결정트랜지스터 2N3904를 사용하여 그림 9-1의 회로를 구성하라. 저항값들을 측정하고 기록하라.전압 와 를 측정하라.측정한 저항값을 이용하여 다음 식으로 베이스 전류 와 컬렉터 전류 를 계산하라.= = , =전류 를 계산하기 위해서 전압 를 직접 측정하지 않았다. 왜냐하면 높은 저항 양단에 미터를 연결하면 부하 효과를 나타내기 때문이다.표 9-1에 와 의 계산 결과를 기재하라.순서 1(c)의 결과를 이용하여 β 값을 계산하고 표 9-1에 기록하라. 이 실험 끝까지 트랜지스터 2N3904의 β 값을 이 값으로 사용하라.β =고정 바이어스 구조순서 1에서 결정한 β, 측정한 저항값, 공급전압 , 측정한 를 이용하여 그림 9-1의 회로에 대하여 전류 와 값을 결정하라.와 의 계산값이 순서 1(c)에서 측정한 전압으로부터 결정한 값과 비교하면 어떤가?순서 2(a)의 결과를 이용하여 , , , 값을 계산하라.그림 9-1의 회로에 전원을 인가하고 , , , 값을 측정하라.측정값을 순서 2(b)에서 계산한 값과 비교하면 어떤가?표 9-1에 측정한 를 기록하라.다음 실험 순서는 높은 β 값을 갖는 트랜지스터에 대하여 여러 단계를 반복할 것이다. 주 목적은 회로의 중요한 변수 값에 다른 β 값의 영향을 보여주기 위하 것이다. 먼저 다른 트랜지스터 특히 2N4401 트랜지스터의 β 값을 결정해야 한다. 그림 9-1에서 모든 저항과 전압 를 순서 1과 같이 그대로 두고 2N3904 트랜지스터를 제거하고 2N4401 트랜지스터를 삽입하라. 그 다음 와 를 측정하라. 측정한 저항값으로 동일한 식을 이용하여 와 값을 계산하라. 이때 2N4401 트랜지스터에 대한 β 값을 결정하라.표 9-1에 , , β 값을 기록하라 부가적으로 전압 를 측정하고 기재하라.아래 식들을 이용하여 트랜지스터 교체에 따른 각 양의 % 변화 절대 크기(부호는 무시)를 계산하라. 계산 결과에 반영되듯이 고정 바성하라. 저항값들을 측정하고 기록하라.순서 1에서 결정한 2N3904 트랜지스터의 β를 이용하여, 그림 9-2 회로에서 , , , , , , 의 이론적인 값을 계산하고, 표 9-3에 결과를 기재하라.그림 9-2 회로에 전압을 인가하고 , , , 를 측정하여 표 9-3에 값들을 기록하라. 부수적으로 전압 , 를 측정하라. 전압을 1/100 또는 1/1000 자리까지 측정하도록 노력하라. 측정한 전압과 저항으로부터 , 를 계산하고,= , = 를 이용하여 , 를 계산하라. 키르히호프의 전류 법칙을 이용하여 , 로부터 베이스 전류 를 계산하라. 표 9-3에 계산된 , , 를 기입하라.표 9-3에서 계산값과 측정값을 비교하라. 설명이 필요한 만큼 중요한 차이가 있는가?순서 1의 β 값과 더불어 순서 3(c)에서 측정한 와 계산한 , 를 9-4에 기록하라.그림 9-2에서 2N3904 트랜지스터를 2N4401 트랜지스터로 대치하라. 그 다음 전압 , , , 를 측정하라. 를 정확하게 결정하기 위하여 , 를 1/100 또는 1/1000 자리까지 읽도록 다시 노력하라. , , 를 계산하고, 를 결정하라. , , 그리고 트랜지스터 β 값을 표 9-4에 기입하라.표 9-4의 데이터를 이용하여 β, , , 의 % 변화를 계산하라. 순서 2(e)에 있는 식 (9-1)을 이용하고, 계산한 결과를 표 9-5에 기록하라.컴퓨터 시뮬레이션PSpice 모의실험 9-1보여준 고정 바이어스 회로에 대해서 다음 단계로 바이오스 점 모의실험을 수행하라. 배선도 페이지의 Taskbar에서 V와 I 버튼을 클릭하여 문제 1에서 3까지 요구하는 전압과 전류를 구하라.베이스, 컬렉터, 이미터 전류를 얻어라., , 에 대한 시뮬레이션 결과값을 위와 같이 구할 수가 있었다. 이때 트랜지스터의 해당 단자로 들어가는 방향을 기준으로 시뮬레이션은 양수로 잡았기 때문에 단자에서 나오는 방향인 는 음수로 표시가 되었다.이를 통해 = 19.3μA, = 5.90mA, = 5.92mA라는 결과를 얻을 수가 있었다.이미터에 라.트랜지스터의 β에 대한 % 변화를 계산하라. 이후 모든 계산에서 실험 책에서 주어진 공식을 이용하라.= 19.3μA, = 19.31μA, = 5.90mA, = 4.12mA이고 이를 통해 = = 305.7, = = 213.36이라는 결과를 얻을 수가 있었다. 이를 통해 β에 대한 % 변화를 구하면 다음과 같다.% Δβ = | | x 100% = | | x 100% = 30.21%라는 결과를 얻을 수가 있었다.베이스, 컬렉터, 이미터 전류의 % 변화를 계산하라.위 시뮬레이션 그림 1번과 4번을 통해 = 19.3μA, = 19.31μA,= 5.90mA, = 4.12mA, = 5.92mA, = 4.14mA라는 것을 알 수가 있다. 이를 통해 전류의 % 변화는 아래와 같이 계산이 된다.% Δ = | | x 100% = | | x 100% = 0.05%% Δ = | | x 100% = | | x 100% = 30.17%% Δ = | | x 100% = | | x 100% = 30.07%의 % 변화를 계산하라.위 시뮬레이션 그림 1번과 4번을 통해 = 4.07V, = 8.86V이라는 것을 확인할 수가 있었다.% Δ = | | x 100% = = | | x 100% = 117.69%데이터로부터 β에 대한 감도 즉, 성능지수(figure of merit) S(β) = %Δ/%Δβ를 계산하라.앞서 구한 값들을 통해 S(β) = %Δ/%Δβ = 30.17/30.21 = 0.999이다.PSpice 모의실험 9-2보여준 전압분배기 바이어스 회로에 대해서 다음 단계로 바이어스 점 모의실험을 수행하라. 이전 모의실험의 순서를 반복하라.베이스, 컬렉터, 이미터 전류를 얻어라., , 에 대한 시뮬레이션 결과값을 위와 같이 구할 수가 있었다. 이때 트랜지스터의 해당 단자로 들어가는 방향을 기준으로 시뮬레이션은 양수로 잡았기 때문에 단자에서 나오는 방향인 는 음수로 표시가 되었다.이를 통해 = 11.97μA, = 3.90mA, = 3.91mA라는 결과를 얻을 수가 있었다.이미터에 대한 베이랜지스터로 교체하라.트랜지스터의 β에 대한 % 변화를 계산하라.= 11.97μA, = 17.73μA, = 3.90mA, = 3.85mA이고 이를 통해 = = 325.81, = = 217.15이라는 결과를 얻을 수가 있었다. 이를 통해 β에 대한 % 변화를 구하면 다음과 같다.% Δβ = | | x 100% = | | x 100% = 33.35%라는 결과를 얻을 수가 있었다.베이스, 컬렉터, 이미터 전류의 % 변화를 계산하라.위 시뮬레이션 그림 1번과 4번을 통해 = 11.97μA, = 17.73μA,= 3.90mA, = 3.85mA, = 3.91mA, = 3.87mA라는 것을 알 수가 있다. 이를 통해 전류의 % 변화는 아래와 같이 계산이 된다.% Δ = | | x 100% = | | x 100% = 48.12%% Δ = | | x 100% = | | x 100% = 1.28%% Δ = | | x 100% = | | x 100% = 1.02%의 % 변화를 계산하라.그림 1번과 4번을 통해 = 10.32V, = 13.0747 – 2.62829 = 10.446V이라는 것을 확인할 수가 있었다.% Δ = | | x 100% = = | | x 100% = 1.22%데이터로부터 β에 대한 감도 즉, 성능지수S(β)를 계산하라.앞서 구한 값들을 통해 S(β) = %Δ/%Δβ = 1.28/33.35 = 0.038이다.고정 바이어스와 전압분배기 바이어스 회로의 비교트랜지스터를 교체할 때, 두 회로 중에서 어느 회로가 더 적은 베이스, 컬렉터, 이미터 전류 변화를 보여주는가?9-1 회로에서는 베이스, 컬렉터, 이미터의 전류는 각각 0.05%, 30.17%, 30.07%가 변하고 9-2 회로에서는 베이스, 컬렉터, 이미터의 전류는 각각 48.12%, 1.28%, 1.02%가 변한다. 이를 통해 베이스 전류는 9-1 회로에서 적게 변하고 컬렉터와 이미터 전류는 9-2에서 적게 변함을 보여준다.트랜지스터를 교체할 때 두 회로 중에서 어느 회로가 더 적은 전압 의 변화를 보여주는가?.

공학/기술| 2026.04.28| 8페이지| 1,500원| 조회(42)

A+, 예비레포트, 만점

미리보기

닫기
판매자 표지

전자회로 설계 및 실험2 결과 레포트_30장

전자회로 설계 및 실험2 결과 레포트제목: 30장 능동 필터 회로제출일: 2025년 12월 3일 수요일학과: 전자공학과제목: 제30장 능동 필터 회로실험 결과 및 분석2.1저역통과 필터(a)위 회로에서 = = = 15.92kHz라는 저역차단 주파수를 계산할 수 있다.(b), (c)인가 전압에 실효값 1V와 그에 따른 주파수를 입력하고 각각의 출력 전압 및 위상을 측정을 하면 다음과 같은 결과를 얻을 수가 있다.해당 그래프를 Semi Log 형태로 그리면 다음과 같이 그릴 수가 있다. (d)위 사진들을 통해 f= 15kHz에서는 출력 전압이 0.717V 즉, -2.88dB이다. 비슷한 방식으로 15.5kHz에서 출력전압이 각각 0.706V 즉, -3.02dB이라는 결과를 각각 얻을 수가 있다. 이를 통해 -3dB에서 저역 차단 주파수가 되므로 f = 15.5kHz에서 저역 차단 주파수임을 알 수가 있다.한편 20kHz에서 20log(0.613) = -4.25dB, 50kHz에서 20log(0.3) = -10.46dB이므로 = = -15.6dB/decade이라는 것을 통해 이론치인 -20dB/decade와 오차가 발생하나 어느 정도 일치함을 확인을 할 수가 있었다.또한 저역 통과 필터의 차단 주파수에서의 위상의 이론치가 -45°라는 것을 통해 측정을 통한 위상차인 44.66° 즉, 위상은 -44.66°로 어느 정도 옳게 구해짐을 확인을 할 수가 있다.이를 통해 = 15.5kHz와 계산치인 1(a)에서의 15.92kHz와 약간의 차이가 발생을 하나 옳게 구해짐을 확인을 할 수가 있었다.고역통과 필터(a)위 회로에서 = = = 15.92kHz라는 고역차단 주파수를 계산할 수 있다.(b), (c)인가 전압에 실효값 1V와 그에 따른 주파수를 입력하고 각각의 출력 전압 및 위상을 측정을 하면 다음과 같은 결과를 얻을 수가 있다. 그러나 f = 300kHz에서 측정했을 때 Slew rate을 초과하므로 인가 전압을 0.1V으로 했을 때 출력전압은 0.1V라는 결과를 얻을 수가 있었고 위상은 -10.28°을 얻을 수가 있었다.해당 그래프를 Semi Log 형태로 그리면 다음과 같이 그릴 수가 있다. (d)위 사진들을 통해 f= 15kHz에서는 출력 전압이 0.698V 즉, -3.12dB이다. 비슷한 방식으로 15.5kHz에서 출력전압이 각각 0.71V 즉, -2.97dB이라는 결과를 각각 얻을 수가 있다. 이를 통해 -3dB에서 고역 차단 주파수가 되므로 f = 15.5kHz에서 고역 차단 주파수임을 알 수가 있다. 한편 1kHz에서 20log(0.065) = -23.74dB, 10kHz에서 20log(0.535) = -5.43dB이므로 = = 18.31dB/decade를 통해 이론치인 20dB/decade와 오차가 발생하나 어느 정도 일치함을 확인을 할 수가 있었다.또한 고역 통과 필터의 차단 주파수에서의 위상의 이론치가 45°라는 것을 통해 측정을 통한 위상차인 -43.08° 즉, 위상은 43.08°로 어느 정도 옳게 구해짐을 확인을 할 수가 있다.이를 통해 = 15.5kHz와 계산치인 2(a)에서의 15.92kHz와 약간의 차이가 발생을 하나 옳게 구해짐을 확인을 할 수가 있었다.대역통과 능동필터(a)위 회로에서 대역통과 주파수는 = = = = 15.92kHz를 계산할 수 있다.(b), (c)인가 전압에 실효값 1V와 그에 따른 주파수를 입력하고 각각의 출력 전압 및 위상을 측정을 하면 다음과 같은 결과를 얻을 수가 있다. 그러나 f = 200kHz, 300kHz에서 측정했을 때 Slew rate을 초과하므로 인가 전압을 0.1V으로 했을 때 출력전압은 각각 0.009V, 0.006V라는 결과를 얻을 수가 있었고 위상은 각각 -104.5°, -118.79°을 얻을 수가 있었다.해당 그래프를 Semi Log 형태로 그리면 다음과 같이 그릴 수가 있다. (d)위 30-3의 회로에서 저역통과 필터와 고역통과 필터가 결합된 형태이므로 중심 주파수인15.5kHz에서의 -6dB이라는 것을 알 수가 있다. 따라서 (-6dB) + (-3dB) = -9dB이 차단 주파수가 된다.f= 6kHz에서는 출력 전압이 0.345V 즉, -9.24dB이다. 비슷한 방식으로 6.5kHz에서 출력전압이 각각 0.365V 즉, -8.75dB이라는 결과를 각각 얻을 수가 있다. 이를 통해 -9dB에서 고역 차단 주파수가 되므로 f = 6kHz에서 저역 차단 주파수임을 알 수가 있다.비슷하게 f= 37kHz에서는 출력 전압이 0.351V 즉, -9.09dB이다. 비슷한 방식으로 37.5kHz에서 출력전압이 각각 0.347V 즉, -9.19dB이라는 결과를 각각 얻을 수가 있다. 이를 통해 -9dB에서 고역 차단 주파수가 되므로 f = 37kHz에서 고역 차단 주파수임을 알 수가 있다.한편 저주파 구간의 500Hz에서 20log(0.034) = -29.37dB, 5kHz에서 20log(0.3) = -10.46dB이므로 = = 18.91dB/decade을 통해 이론치인 20dB/decade와 오차가 발생하나 어느 정도 일치함을 확인을 할 수가 있었다. 비슷하게 고주파 구간의 50kHz에서 20log(0.278) = -11.12dB, 300kHz에서 20log(0.06) = -24.44dB이므로 = = -17.12dB/decade을 통해 이론치인 -20dB/decade와 오차가 발생하나 어느 정도 일치함을 확인을 할 수가 있었다.이를 통해 대역통과 필터는 고역통과 필터와 저역통과 필터가 직렬로 구성되기 때문에 두 개의 차단 주파수를 가진다. 대역 통과 필터의 크기가 약 -9 dB가 되는 지점을 기준으로 저역 차단 주파수는 약 6 kHz, 고역 차단 주파수는 약 37 kHz로 확인되었다. 이 두 값 사이가 필터의 통과 대역이며, 중심 주파수는 약 15.5 kHz로 이론값인 15.92kHz와 거의 일치함을 확인을 할 수가 있었다.

공학/기술| 2026.04.28| 9페이지| 1,500원| 조회(25)

보고서, A+, 결과, 만점

미리보기

닫기
판매자 표지

전자회로 설계 및 실험2 결과 레포트_29장

전자회로 설계 및 실험2 결과 레포트제목: 29장 선형 연산 증폭기 회로제출일: 2025년 11월 26일 수요일학과: 전자공학과제목: 제29장 선형 연산 증폭기 회로실험 결과 및 분석2.1반전 증폭기(a)위 회로에서 = 20kΩ, = 100kΩ이다. 이때 이 회로는 반전 증폭기이므로 전압 이득인 = = - = - = -5라는 계산치를 계산을 할 수 있다.(b)해당 그림 29-5처럼 결선하고 에 실효 전압 1V, f = 10kHz를 인가한 후 DMM의 측정값은 와 는 각각 1.06V, -5.08V가 측정이 되고 측정값을 통한 = = = -4.98로 계산이 된다.이를 통해 앞서 이론치로 계산 전압이득 = -5와 측정값의 전압이득 = -4.98이라는 것을 통해 값들이 거의 같으므로 옳게 구해짐을 알 수 있다.(c)그림 29-5에서 = 20kΩ 대신에 100kΩ으로 대체하고 해당 전압이득은 다음과 같이 계산을 할 수 있다.= = - = - = -1이다.그리고 1(b)와 비슷한 방식으로 에 실효 전압 1V 인가 후 DMM의 측정값 는 -1.09V라는 결과를 얻을 수 있었다. 이를 통해 = = = -1.03이라는 결과를 얻을 수가 있었다.이를 통해 앞서 1(c)에서 계산한 = -1과 측정치의 전압이득 = -1.03이라는 것을 통해 값들이 거의 같으므로 옳게 구해짐을 알 수 있다.(d)< = 100kΩ인 그림 29-5, 입력과 출력 파형>위 그림들을 통해 두 그림 모두 입력과 출력 파형의 위상 차가 각각 -179.23°, -178.23°라는 것을 통해 두 그림 모두 거의 180° 위상차를 가지며 이 회로는 반전 증폭기라는 것을 확인을 할 수가 있다.또한 그림 29-5에서 오실로스코프로 구한 와 는 각각 1.06V, 5.08V이고 위상차가 180°라는 것을 통해 = = = -5.03이라는 것을 구할 수가 있었다. 이를 통해 앞서 계산한 이론치와 DMM을 통해 구한 측정치의 가 -5, -4.98의 결과값과 거의 비슷하므로 옳게 구해짐을 확인을 할 수 있다.비슷하게 = 100kΩ인 그림 29-5에서 오실로스코프로 구한 와 는 각각 1.06V, 1.1V이고 위상차가 180°라는 것을 통해 = = = -1.04이라는 것을 구할 수가 있었다. 이를 통해 앞서 계산한 이론치와 DMM을 통해 구한 측정치의 가 -1, -1.03의 결과값과 거의 비슷하므로 옳게 구해짐을 확인을 할 수 있다.비반전 증폭기(a)위 회로에서 = 20kΩ, = 100kΩ이다. 이때 이 회로는 반전 증폭기이므로 전압 이득인 = 1 + = 1 + = 6라는 계산치를 계산을 할 수 있다.(b)해당 그림 29-7처럼 결선하고 에 실효 전압 1V, f = 10kHz를 인가한 후 DMM의 측정값은 와 는 각각 1.05V, 6.31V가 측정이 되고 측정값을 통한 = = = 6.01로 계산이 된다.이를 통해 앞서 이론치로 계산 전압이득 = 6와 측정값의 전압이득 = 6.01이라는 것을 통해 값들이 거의 같으므로 옳게 구해짐을 알 수 있다.(c)그림 29-5에서 = 20kΩ 대신에 100kΩ으로 대체하고 해당 전압이득은 다음과 같이 계산을 할 수 있다.= = 1 + = 1 + = 2이다.그리고 2(b)와 비슷한 방식으로 에 실효 전압 1V 인가 후 DMM의 측정값 는 2.19V라는 결과를 얻을 수 있었다. 이를 통해 = = = 2.09이라는 결과를 얻을 수가 있었다.이를 통해 앞서 2(c)에서 계산한 = 2과 측정치의 전압이득 = 2.09이라는 것을 통해 값들이 거의 같으므로 옳게 구해짐을 알 수 있다.(d)< = 100kΩ인 그림 29-7, 입력과 출력 파형>위 그림들을 통해 두 그림 모두 입력과 출력 파형의 위상 차가 각각 1.71°, 1.96°라는 것을 통해 두 그림 모두 거의 0° 위상차를 가지며 이 회로는 비반전 증폭기라는 것을 확인을 할 수가 있다.또한 그림 29-7에서 오실로스코프로 구한 와 는 각각 1.06V, 6.34V이고 위상차가 0°라는 것을 통해 = = = 5.98이라는 것을 구할 수가 있었다. 이를 통해 앞서 계산한 이론치와 DMM을 통해 구한 측정치의 가 6, 6.02의 결과값과 거의 비슷하므로 옳게 구해짐을 확인을 할 수 있다.비슷하게 = 100kΩ인 그림 29-7에서 오실로스코프로 구한 와 는 각각 1.06V, 2.24V이고 위상차가 0°라는 것을 통해 = = = 2.11이라는 것을 구할 수가 있었다. 이를 통해 앞서 계산한 이론치와 DMM을 통해 구한 측정치의 가 2, 2.09의 결과값과 거의 비슷하므로 옳게 구해짐을 확인을 할 수 있다.단위 이득 폴로워(unity-gain follower)(a)그림 29-9처럼 회로를 결선하고 에 실효 전압 2V, f = 10kHz를 인가를 하고 측정한 결과 와 는 각각 2.07V, 2.06V이 나온다. 그리고 이를 통해 전압이득을 구하면 다음과 같이= = = 0.995라는 결과가 나오면 이론치인 1과 거의 비슷하다는 것을 알 수 있다.위의 오실로스코프의 파형 결과를 통해 와 이 거의 일치하다는 확인을 할 수 있었다. 이게 정말로 일치하는 지를 확인을 하기 위해 math 기능을 통해 입력과 출력 파형 차를 구했고 112mV 즉, 거의 0V라는 것을 통해 와 이 일치함을 확인을 할 수가 있었다. 또한 위상이 -0.29° 즉, 거의 0°라는 것을 통해 비반전 회로라는 것도 확인을 할 수가 있었다.가산 증폭기(summing amplifier)(a), (b) 두 입력 과 가 독립이므로 먼저 를 short 시키면 는 - = = 0에 의해 전류가 0A가 되며 이 회로는 반전 증폭기와 같은 출력을 가지며 = -을 가진다. 비슷한 방식으로 를 short 시키면 는 - = = 0에 의해 전류가 0A가 되며 이 회로는 반전 증폭기와 같은 출력을 가지며 = -을 가진다. 이를 통해 과 에 의한 출력 = + = -( + ) = -( + 5)이 된다.위 그림 29 - 10에서 = 1V(DC), = 2를 입력하고 주파수는 1kHz로 인가하였다.이때 = 2이므로 피크 값은 1V이므로 진폭은 5 x 1V =5V가 되고 출력의 DC 성분은 = - = -1V이 된다. 즉, -1V를 기준으로 진폭이 5V인 사인파를 그린다는 것을 의미한다. 즉, 는 -6V에서 4V 내에서 동작하며, 10를 가짐을 알 수가 있다.그림 29-10을 직접 오실로스코프로 측정한 결과 출력은 = 10.44를 가짐을 확인을 할 수 있으며 위상차가 179.45° 즉, 위상차가 약 180°라는 것을 통해 이 회로는 반전 증폭기이며 에 DC 전압과 에 AC 전압이 독립적으로 출력에 반영되기 때문에 이 증폭기는 가산 증폭기가 됨을 알 수가 있다. 즉, 이 증폭기는 반전 가산 증폭기이다.이를 통해 앞서 4(a)에서 계산한 출력 전압 = 10와 측정치 = 10.44가 거의 같은 값을 가짐을 통해 옳게 구해짐을 확인을 할 수가 있었다.(c)앞서 4(a)와 비슷한 방식으로 의 이론치를 구하면 다음과 같이 구할 수가 있다. 즉, 출력 = + = -( + ) = -( + )가 된다.= 1V(DC), = 2를 입력하고 주파수는 1kHz로 인가하였다.이때 = 2이므로 피크 값은 1V이므로 진폭은 1 x 1V =1V가 되고 출력의 DC 성분은 = - = -1V이 된다. 즉, -1V를 기준으로 진폭이 1V인 사인파를 그린다는 것을 의미한다. 즉, 는 -2V에서 0V 내에서 동작하며, 2를 가짐을 알 수가 있다.< = 100kΩ에서의 변형된 그림 29–10, 입력과 출력 파형>그림 29-10을 직접 오실로스코프로 측정한 결과 = 2.21를 가짐을 확인을 할 수 있으며 위상차가 -177.26° 즉, 위상차가 약 180°라는 것을 통해 이 회로는 반전 증폭기이며 에 DC 전압과 에 AC 전압이 독립적으로 출력에 반영되기 때문에 이 증폭기는 가산 증폭기가 됨을 알 수가 있다. 즉, 이 증폭기는 반전 가산 증폭기이다.이를 통해 앞서 4(a)에서 계산한 출력 전압 = 2와 측정치 = 2.21가 거의 같은 값을 가짐을 통해 옳게 구해짐을 확인을 할 수가 있었다.

공학/기술| 2026.04.28| 8페이지| 1,500원| 조회(42)

보고서, A+, 결과, 만점

미리보기

닫기
판매자 표지

전자회로 설계 및 실험2 결과 레포트_28장

전자회로 설계 및 실험2 결과 레포트제목: 28장 연산 증폭기(Op – Amp)의 특성제출일: 2025년 11월 19일 수요일학과: 전자공학과제목: 제28장 연산 증폭기(Op – Amp)의 특성실험 결과 및 분석2.1슬루율 결정(a)~(d)위 회로와 같이 그림 28-1에서 인가 전압을 5, 10kHz를 인가를 하고 회로를 결선을 하였다.(e)위 그림 28-1의 회로처럼 회로를 결선하고 과 의 출력 전압을 측정한 결과 각각 6.5V, 5V가 각각 나옴을 확인을 할 수가 있다.이는 이론치의 차동 전압 이득인 G = - = -1배이므로 인가전압은 5V, 출력전압은 -5V가 나와야 한다. 하지만 이 차동 증폭기는 이상적인 차동 증폭기가 아니며 offset voltage 등의 이유로 결과 값이 다르게 나옴을 확인을 할 수가 있다.(f)위 결과 파형의 측정치에서 ΔV를 구하면 다음과 같이 계산을 할 수가 있다.ΔV = (2.44) – ( -2.41) = 4.85V라는 결과를 얻을 수가 있다.(g)위 결과 파형의 측정치에서 Δt를 구하면 커서를 통해 하강에서 상승 에지의 구간인 Δt = 10.1㎲라는 결과를 얻을 수가 있었다.(h)앞에서 구한 1(f), 1(g)의 결과를 통해 슬루율을 구하면 다음과 같이 구할 수가 있다.즉, SR = = = 0.48V/㎲이다.위 그림처럼 슬루율을 직접 측정한 결과 540.05kV/s = 0.54V/㎲라는 결과를 얻었고 앞에서 계산을 통해 구한 0.48V/㎲의 값이 거의 일치하므로 옳게 구해짐을 확인을 할 수가 있다.(i)위 1(h)에서 계산한 SR이 0.48V/㎲이며 데이터 시트에서 본 SR의 일반적인 값은 0.5V/㎲이라는 것을 통해 옳게 구해짐을 알 수가 있다.+-10V Sine wave input 후 SR에 의한 왜곡이 나타나는 점을 이론적으로 계산을 하면 다음과 같이 구할 수가 있다.= = = 7.64kHz 즉, 약 7.64kHz까지 대신호가 왜곡이 생기지 않고 출력을 만들 수 있다는 것을 알 수가 있다. 이를 통해 이상적인 Op -Amp에서 7.64kHz보다 높은 주파수를 인가하면 왜곡이 생김을 알 수가 있다.위 그림에서 9kHz, 10kHz, 11kHz에서 주파수에 입력, 출력 파형을 바라본 결과 주파수가 10kHz인 주파수에서부터 파형에 왜곡이 발생을 함을 알 수가 있고 이 Op -Amp가 이상적이지 않으므로 이론적으로 계산한 SR의 = 7.64kHz보다 큰 주파수인 10kHz에서부터 왜곡이 발생함을 통해 어느 정도 옳게 구해짐을 확인을 할 수가 있다.Small sine wave input (+-100mV)을 가한 후 는 다음과 같이 이론적으로 계산을 할 수가 있다. 이때 μA741에서 = 1MHz이다.즉, = = = 500kHz라는 것을 확인을 할 수가 있다. μA741는 = 10kHz = 1MHz를 가지고 내부적으로 보상이 되어 있기 때문에 RC 회로라고 볼 수 있다. H(w) = 이므로 | H(w) | = 이며 에서는 | H(w) |는 = 0.707배가 되며 이는 -3dB라는 값을 가짐을 알 수가 있다. 또한 위상 같은 경우 ∠H(w) = 이며 에서 ∠H(w) = = -45°라는 것을 얻을 수가 있었다. 그리고 이를 통해 μA741의 입력에 대한 출력 값은 크기는 0.707배, 위상은 45° 지연이 됨을 알 수가 있다.위의 회로에서 입력과 출력은 각각 214mV, 153mV를 가지며 위상은 75° 지연이 됨을 확인을 할 수가 있다. 이때 214 x 0.707 = 151mV를 가지므로 153mV와 비슷하므로 출력 파형의 진폭 크기는 입력 파형의 진폭 크기의 배가 됨을 알 수가 있다. 그리고 위상 지연은 45°이어야 하지만 이상적인 경우일 때 해당하는 값이므로 75°는 어느 맞다는 것을 입증한다. 또한 이론적으로 구한 와 측정치의 는 각각 500kHz, 530kHz라는 것을 통해 어느 정도 옳다는 것을 확인 할 수 있다.공통모드 제거비의 결정~ (f)위 회로와 같이 그림 28-2에서 인가 전압을 12, 60Hz를 인가를 하고 회로를 결선을 하였다.(g)= 4.3V, = 109mV라는 결과를 DMM을 통하여 측정을 할 수가 있었다.(h)공통 전압 이득 A(cm) = = = 0.025이다.(i)차동 전압 이득 A(dif) = = = 1000이라는 결과를 얻을 수가 있다.(j)위 2(h), 2(i)에서 구한 값들을 이용하여 공통모드 제거비를 계산하면 다음과 같이 구할 수 있다. 즉, CMRR (dB) = 20log| | = 20log () = 92.04dB이다.위 회로에서 입력 전압 = 12.74V이므로 = = = 4.5V이다. 그리고 출력 전압인 = 153mV가 나오며 = = = 108mV가 나온다. 이를 통해 앞에서 DMM으로 측정한 = 4.3V, = 109mV과 거의 같은 값을 가지므로 어느 정도 옳게 구해졌다. 이 회로는 차동 증폭기이므로 이론적으로는 공통전압 이득은 A(cm) = = 0을 가져야 한다. 하지만 이상적이지 않으므로 공통전압 이득은A(cm) = = = 0.024이라는 아주 작은 값을 가짐 알 수가 있고 DMM으로 계산한 값 0.025와 거의 같다는 것을 확인을 할 수 있다.(k)위 2(j)에서 계산한 CMRR이 92.04dB이며 데이터 시트에서 본 CMRR의 일반적인 값은 90dB이라는 것을 통해 옳게 구해짐을 알 수가 있다.[1] Texas Instruments, uA741 General-Purpose Operational Amplifiers Datasheet (Rev. G), Hyperlink "https://www.ti.com/lit/ds/symlink/ua741.pdf" https://www.ti.com/lit/ds/symlink/ua741.pdf

공학/기술| 2026.04.28| 8페이지| 1,500원| 조회(41)

보고서, A+, 결과, 만점

미리보기

닫기
판매자 표지

전자회로 설계 및 실험2 결과 레포트_27장

전자회로 설계 및 실험2 결과 레포트제목: 27장 차동 증폭기 회로제출일: 2025년 11월 12일 수요일학과: 전자공학과제목: 제27장 차동 증폭기 회로실험 결과 및 분석2.1BJT 차동 증폭기의 DC 바이어스(a)왼쪽에 있는 그림 27-1의 회로에서 AC 성분을 제거하면 오른쪽 그림과 같이 DC 회로를 그릴 수가 있다. 이때 전압과 전류의 값들은 다음과 같이 구할 수가 있다.= 0V, = 0.7 = 0.7V= 9.8kΩ으로 측정이 되므로 = = = 0.95mA이다. 이때 동일한 과 트랜지스터를 사용했으므로 KCL에 의해 = = 0.475mA라는 결과를 얻을 수 있다.저항 과 모두 대략 9.7kΩ으로 측정이 되므로= 10 - x α = 10 9.7k x 0.475m = 5.4V, = = = 54.74Ω이다.(b)AC값를 인가한 상태에서 DC에서 측정한 의 , , 는 각각 9mV, -0.65V, 5.25V라는 결과가 측정이 되었고 에서의 , , 는 각각 11mV, -0.65V, 5.28V라는 결과를 얻을 수가 있었다.이 측정값들을 통해 , 는 다음과 같이 구할 수 있다.: = = = 0.48mA, = = = 54.17Ω: = = = 0.48mA, = = = 54.17Ω이를 통해 1(a)에서 구한 , 와 1(b)에서의 , 가 거의 동일하다는 것을 통해 옳게 구해짐을 확인을 할 수가 있다. 또한 측정한 DC값들이 거의 동일하다는 것을 통해 트랜지스터 과 가 잘 매칭이 되었다는 것을 확인을 할 수 있다.BJT 차동 증폭기의 AC 동작(a) 차동 이득과 공통 이득을 계산을 하면 다음과 같이 구할 수 있다. 이때 출력 전압은 기준으로 잡았을 때의 계산값은 다음과 같이 구할 수가 있다. 이때 과 는 대칭이다.>> 이므로 0A이다. 즉, = 2이고 = = α= = = = = 88.6= = - = - = - = -0.49(b)이 사진은 오실로스코프를 통해 그림 27-1에서 측정한 과 의 값은 각각 1.85, 1.87라는 결과를 얻을 수가 있었다. 이를 통해 평균인 = = 1.86라는 결과를 얻을 수가 있었다. 그리고 과 는 차동 입력 회로이므로 이론적으로 위상이 180° 차이가 발생을 하는 데, 측정 결과 약 180° 차이가 남을 통해 옳게 구해짐을 확인을 할 수가 있었다. 이를 통해 차동전압 이득을 구하면 = = = 93라는 결과를 얻는다.이 사진을 통해 입력값 27.6m, 의 출력값은 1.86 라는 것이 나온다. 하지만 직접 입력값을 측정한 결과 22.1m이므로 차동전압 이득은 = = = 84.2라는 이득이 나온다.이를 통해 이론값과 출력 평균 값에 대한 차동전압 이득과 차이가 어느 정도 발생을 하지만 비슷하다는 것을 확인을 할 수 있다. 그리고 차동 입력 회로이므로 입력값과 위상차는 이론적으로 0°이며 이를 측정한 결과 약 0°가 나오므로 옳게 구해짐을 알 수 있다.(c)위 오실로스코우프를 통해 측정한 는 526m = 0.53이다. 그리고 인가 전압은 1.04이고 위상이 -175° 즉 거의 180°가 발생을 한다.즉, 전압이득 식인 = = - = -0.51이라는 전압 이득을 얻을 수 있었다.두 트랜지스터는 대칭이고 공통 모드의 입력 1V 인가를 한 결과 이론적으로 과 는 1 x (-0.49) = -0.49로 같아야 하며 위상은 동일하다. 측정 결과 인가전압과 위상이 180° 차이 발생하므로 과 는 각각 -544m, -530m로 유사하며, 위상차 0.97°로 거의 동일함을 확인했다.이를 통해 계산을 통한 공통 모드의 전압 이득인 -0.49와 측정을 통해 구한 전압 이득인 -0.51이 거의 차이가 발생을 하지 않는다는 것을 통해 옳게 구해짐을 확인을 할 수가 있었다. 그리고 출력 전압 과 의 이론치와 측정치에서의 전압과 위상의 결과가 거의 동일하다는 것을 알 수가 있다.전류원을 가진 BJT 차동 증폭기의 DC 바이어스(a)왼쪽에 있는 그림 27-2의 회로에서 AC 성분을 제거하면 오른쪽 그림과 같이 DC 회로를 그릴 수가 있다. 이때 과 에 대하여 전압과 전류의 값들은 다음 같이 구할 수 있다.과 는 대칭이므로 직류 성분 값은 동일하다.= = 0V, = = 0.7 = 0.7V= 9.6kΩ, = 9.9kΩ이므로 는 전압 분배 공식에 의해= x (-10) = x (-10) = -4.9V이다. 이때 = 0.7 = -5.6V이며= 3.8kΩ이므로 = = = = 1.12mA이다.= = = 0.56mA, = = 10 - x α = 10 9.7k x 0.56m = 4.6V= = = = 46.43Ω이다.= x (-10) = x (-10) = -4.9V이다. 이때 = 0.7 = -5.6V이며= = = -0.7V, = = = 1.12mA,= = = 23.21Ω(b)AC값인 20m를 인가한 후 DC에서 측정한 의 , , 는 각각 0.2mV, -0.66V, 4.32V라는 결과가 측정이 되었고 에서의 , , 는 각각 0.4mV, -0.66V, 4.38V라는 결과를 얻을 수가 있었다. 이 측정값들을 통해 , 는 다음과 같다.: = = = = 0.59mA, = = = 44.07Ω: = = = = 0.58mA, = = = 44.83Ω이를 통해 3(a)에서 구한 과 의 , 와 3(b)에서의 , 가 거의 동일하다는 것을 통해 옳게 구해짐을 확인을 할 수가 있다. 또한 측정한 DC값들이 거의 동일하다는 것을 통해 트랜지스터 과 가 잘 매칭이 되었다는 것을 확인을 할 수 있다.그리고 AC값인 20m를 인가한 상태에서 DC에서 측정한 의 , , 는 각각 다음과 같이 -4.73V, -5.46V, -0.65V라는 결과가 측정이 되었다. 이 측정값들을 통해 , 는 다음과 같이 구할 수 있다.: = = = = 1.19mA, = = = 21.85Ω이를 통해 3(a)에서 구한 의 , 와 3(b)에서의 , 가 거의 동일하다는 것을 통해 옳게 구해짐을 확인을 할 수가 있다.트랜지스터 전류원을 가진 차동증폭기의 AC 동작(a)그림 27-2의 DC 성분을 제거하고 차동 모드 입력 그림을 그리면 위 그림과 같다. 이때 과 는 서로 대칭인 트랜지스터이다. = || 이므로 컬렉터에서 바라본 저항은 = + ( || (|| )) + ( || (|| )) >> , 즉 0A이다. 따라서 = = = = = 104

공학/기술| 2026.04.28| 9페이지| 1,500원| 조회(35)

보고서, A+, 결과, 만점

미리보기

닫기