"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,721-1,740 / 9,767건

[공학]LogicWork 4.0 - 사용한 논리회로 텀 프로젝트#1

과 목 : 논리회로과 제 명 : Term Project #1담당교수 : 박종구 교수님학 과 : 컴퓨터 공학과학 년 : 2학년학 번 :이 름 :제 출 일 : 2006. 11. 1 ... 표시법으로 각각을 m0~ m7 에 대응시켜서 위와 같은 회로를 구성할수 있다.2. There are four different blood types, namely A, B, AB ... Generaotr" 을 통해 위와 같은 그룹핑을 하여, 오른쪽과 같은 Truth Table 을 구할 수가 있다.- 위의 진리표를 이용해 다음과 같은 조합 회로를 구성할 수 있다.- 회로

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.01.21

다운로드 장바구니
[전기전가](디지털논리회로실험)인코더, 디코더 (Encoder, Decoder) 결과 보고서

인코더, 디코더 (Encoder, Decoder) 결과1. 실험 결과(1) Verilog 코드module PRIORITY_ENCODER_8_TO_3 (D, XYZ); // module 설정input [0:7] D; // input 선언 (1비트 8개)output [2:..

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2007.08.14

다운로드 장바구니
[논리회로] 논리회로 3bit switch tail ring counter (링카운터) - 직접 실험으로 구성

의 NAND Gate 회로로 만들어 질수 있는 것에 착안을 하였다. D플립플롭을 구하는 곳을 모르는 상태였기 때문에 NAND 회로로 구성을해보았다. 논리회로 책에 나와있는 D플립플롭 ... 의 계수요소(計數要素)가 환형으로 접속되고, 그중 1개만이 동작상태에 있으며, 계수 펄스 가 1개 가해질 때마다 동작상태가 이웃 요소에 이행되도록 회로를 구성 한 것이다. 각 요소 ... 에는 {방전소자(放電素子)나 플립플롭회로가 사용된 다.- Ring Counter의 종류1 시동 펄스가 필요한 4단 링카운터D플립플롭으로 구성된 링카운터는 초기에 1을 첫 번째 플립플롭

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2003.12.02

다운로드 장바구니
4-bit 산술연산논리 회로구현 예비

4-bit 산술연산논리 회로 구현1. 가산, 감산, 보수, 증가 연산 회로⇒ 2진수에서의 뺄셈은 보수 연산을 통해 가능함, 즉 X-Y 는 X+(Y의 2의 보수) 이다. 따라서 ... (보수발생회로) 와 (전 가산기 논리 회로)로 뺄셈회로 구성 가능함.⇒ 보수 회로와 캐리 입력을 사용하여 2진수 정보의 가산, 감산, 보수, 증가 연산회로 가능.⇒ ALU는 비트 ... 합성.3) 컴파일 : 설계한 회로에 대하여 에러체크, 데이터 베이스 구성, 논리 합성을 수행하여 최적화된 회로를 생성, 시뮬레이션 및 검증을 위한 출력 파일과 디바이스에 구현하기

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[논리회로실험] 감산기 결과보고서

실험 5. 감산기 결과 보고서ABbd*************1001.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오.2.그림 5.6 회로를 구성하고, 출력전압 ... 을 표 5.4에 기입하시오.ABbd0000010110111100ABbd00000101101111003.그림 5.7 회로를 구성하고, 출력전압을 표 5.5에 기입하시오.4.그림 5.8 ... 회로를 구성하고, 출력전압을 표 5.6에 기입하시오.5.그림 5.9 회로를 구성하고, 출력전압을 표 5.7에 기입하시오.ABCbd

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 8장 병렬가산기 및 감산기

제 8장 병렬 가산기 및 감산기? 실험 목적MSI/LSI 칩들의 기능을 직접 수행해보고, 이들 침을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해 ... 한가 가산된다.(3)와그리고의 가산.(4)와그리고의 가산.(5)와의 가산 결과 발생한 캐리은 상위단이 없으므로가 된다.위와 같은 4 bit의 2진수 두 개를 더하는 병렬 가산기 회로 ... 는 5장의 반가산기 회로 한 개와 전가산기 회로 3개를 사용하여 [그림 8-1]과 같이 구성할 수 있다.[그림 8-1] HA, FA를 이용한 4 bit 2진 병렬 가산기의 블록

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
[논리회로] 가산기 실험 예비보고서

가산기①정의2변수 (A,B)에서 합(Sum)과 자리올림(Carry)을 계산하는 회로로 컴퓨터 내부에서 가장 기본이 되는 회로.②진리표4자리수 중에서 한 자리수의 셈만을 생각한 경우 ... .③논리식④회로설계2)전가산기①정의3변수 (A,B,C)에서 합(Sum)과 자리올림수(Carry)를 계산하는 회로.가산기에 입력되는 두 개의 변수가 2비트 이상일 경우에는 아래 자리 ... adder)임.②가산방법의 예A0와 B0가산기에서 발생된 올림수가 C0이고, C3는 A3와 B3가산에서 발생된 올림수.③진리표④논리식⑤회로설계5.실험1)그림 4.1의 회로를 구성

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
[MOS][CMOS][MOS의 원리][MOS의 제조공정][CMOS의 원리][CMOS의 인터페이스][CMOS 논리계열][회로][반도체]MOS의 원리, MOS의 제조공정, CMOS의 원리, CMOS의 인터페이스, 논리계열의 특징 분석

MOS의 원리, MOS의 제조공정과 CMOS의 원리, CMOS의 인터페이스 및 논리계열의 특징 분석Ⅰ. MOS의 원리Ⅱ. MOS의 제조공정Ⅲ. CMOS의 원리Ⅳ. CMOS ... 의 인터페이스1. CMOS와 TTL의 interface2. TTL과 CMOS의 interfaceⅤ. 논리계열의 특징참고문헌Ⅰ. MOS의 원리우선 구조는 한 쪽에 절연층을 가진 반도체를 두 ... 형태로 전 웨이퍼에 걸쳐 석출된다. 네 번째 마스크 단계의 형판은 회로 연결에 필요한 알루미늄이다.보호성 부동태층이 전 표면에 걸쳐 증착된다. 마지막 마스크 단계는 접촉 부위

Non-Ai HUMAN
| 리포트 | 4페이지 | 5,000원 | 등록일 2009.08.28

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

을 이해한다.⑤ 해저드를 제거하는 방법을 이해한다.⑥ Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.⑦ Adder을 이용하여 간단한 논리회로를 직접 구성 ... 해본다.2. 기본이론1) 효율적인 논리 회로를 만들기 위해서는 최적화된 부울 방정식이 필요하다. 부울 방정식을 만드는 방법으로 부울 법칙과 드모르간 정리가 사용된다.부울 대수 법칙 ... 하는 노이즈 펄스로 인해 일어나는 컴퓨터의 일시적인 오동작. 잘못된 출력이나 시스템 충돌을 일으키는 원인이 된다. 하드웨어적인 문제.해저드(Hazard) : 논리 회로에서 입력 논리값

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[디지털논리회로실험] 반가산기 및 전가산기

실험 4. 반가산기 및 전가산기1. 실험목적반가산기와 전가산기의 설계를 통해 조합논리 회로의 설계방법을 공부한다.설계된 회로의 기능측정2. 관련이론1) 반가산기반가산기 (HA ... 있다.C = AB위의 두 개의 식을 동시에 수행하도록 논리 게이트를 조합하면 반가산 연산을 수행하는 EX-OR게이트와 AND게이트로 구성된 다음과 같은 회로를 얻게 된다.(반가산기 ... : 자리 올림 Cn은 그림 4-17(b)에서 다음 식과 같이 구할 수 있다.위의 식에 의해 논리회로를 그리면 다음과 같이 표시된다.(전가산기 논리도)3. 사용부품 및 계기직류전원

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 결과 보고서

*************01111000111100100111100101111111011111111111111. Hazard 발생 실험2. Hazard 제거한 실험3. Dynamic Hazard 발생 회로 그림, 코드, 회로 ... 고 이를 또다시 진리표로 나타내서 좌변과 우변이 같음을 확인하였다.5단원의 첫 실험은 정적 해저드가 있는 회로를 관찰하는 것이었다. 시뮬레이션 결과 100ns 부근에서 글리치 ... #100A=1'b1; B=1'b0;#100A=1'b1; B=1'b1;endendmoduleABDEMO_R1DEMO_R2DEMO_R3DEMO_R40011110100111000111100001. 동적 해저드가 발생하는 회로를 설계하고 시뮬레이션 하시오.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
논리회로 실험 결과레포트(가산기, 감산기, 디코더) 모든 그래프와 수식을 첨부한 레포트 입니다.

ⅰ. 가산기(1) 예비에서 구상한 반가산기를 구성하고 그 결과를 비교 검토하라.- 위와 같이 빵판에 7486과 7408로 회로를 구성 한 후 입력 X, Y에 대한 출력 S과 C ... 가산기를 다음과 같이 연결해서 전가산기를 구성할 수 있다.- 위의 블록도를 조합회로로 나타내면 다음과 같다.- 실험에서는 OR gate가 없어서 드 모르간 법칙을 이용해 아래와 같 ... 은 식을 구해서Not gate(7404)와 And gate(7408)를 섞어서 사용하였다.- 전가산기에서 모든 입력에 대해서 출력을 측정한 결과는 다음과 같다. (회로도는 뒷장

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로설계] 디지털 데이터의 입출력 인터페이스 설계

디지털 데이터의 입출력 인터페이스 설계1. 디지털 데이터를 출력하는 회로- 디지털 데이터의 값을 유지하는 플립플롭부와 이 플립플롭을 동작시키기 위한 클럭신호를 제공하는 디코더부 ... 로 제어했습니다.2. 디지털 데이터를 입력하는 회로- 입력된 결과를 데이터 버스를 통해 전달하는 3상태 버퍼와 버퍼를 동작시키기 위해 클럭신호를 제공하는 디코더부로 구성되어있다.1 ... 하는 회로- ADDRESS 번지를 검출한 디코더의 출력신호와 입·출력 명령어(IN, OUT) 실행시 L상태가 되는 IOR#와 IOW#로 각각 버퍼와 플립플롭의 동작을 제어했습니다.- 입

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2003.12.12

다운로드 장바구니
[디지털 논리회로] 디지털 가전 - DVD 기능 설명과 시장 전망

기사를 종종 다룹니다. 여기에 관심을 가지고 있던 본인은 논리회로 첫 번째 리포트의 주제로 DVD를 선택했습니다. 인터넷 여러 사이트를 찾아다닌 결과 개인적으로 만족할만한 결과

Non-Ai HUMAN
| 리포트 | 14페이지 | 무료 | 등록일 2005.06.04

다운로드 장바구니
[논리회로] 디코더(Decorder) 및 엔코더(Encorder)

은 진리표 에 나타내었다. 디코더의 n개 입력은 2n개의 민텀(출력)을 선택할 수 있으므로 m개의 민텀의 합으로 된 조합논리는 n×2n디코더와 m개의 OR Gate로 실현할 수 있 ... 로 10진수를 나타내기 위하여는 4bit의 입력신호로 10개의 출력이 있어야 하는데 이러한 BCD to 10진 복호기의 진리표가 와 같다.{입 력출력(논리 1)wxyz0000D ... 변환회로를 설계하되 NAND Gate를 이용하시오.3. 4bit 2진수를 Gray code로 변환하는 회로를 설계하시오.4. 4bit Gray code를 4bit 2진수로 변환

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
[논리회로 ] Hexadecimal to ASCll 코드 변환기

EBCDIC 코드 등이 있다. 대부분의 컴퓨터들이 내부적으로는 2진수를 사용하지만 입출력 장치들은 보통 10진수를 사용한다. 또한 대부분의 논리회로는 이산적인 0과 1의 두 가지 값 ... Hexadecimal to ASCll 코드 변환기1. 실험목적Hexadecimal to ASCll 코드 변환기의 기능을 이해하고 PLD를 이용한 회로구현 및 시뮬레이션을 통한 ... 회로의 검증을 수행한다.2. 예비이론영문자, 숫자, 기호를 7비트로 표시하는 미국 표준 코드. ASCII 코드로 표현할 수 있는 문자의 종류는 27=128가지이고, 오류 검사

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2002.12.21

다운로드 장바구니
[컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}

논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder ... 로 나타내는 논리 회로 . S= A ⊕ B ⊕ Ci C0=AB+ACin+BCin가 -3) 병렬 가산기 (Parallel Adder) 와 직렬 가산기 (Serial Adder ... (Full Subtractor) 정의 세 개의 입력 단자와 두 개의 출력 단자를 갖고 , 입력 신호의 차와 빌림수를 출력 신호로 나타내는 논리 회로 . Bo=AB+BBin+BBin다

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25

다운로드 장바구니
[논리회로] 오픈 컬렉터와 3상태 버퍼/ 인버터

{오픈 컬렉터와 3상태 버퍼/ 인버터. 목 적. 오픈 컬렉터 게이트의 특성을 이해한다.. 와이어드 AND 및 와이어드 OR 회로를 익힌다.. 3-상태 TTL 버퍼와 인버터의 동작 ... 되어야 한다.{{그림 3.2는 3개의 NAND게이트를 함께 묶고 이를 공통으로 풀업저항을 사용하면 출력특성이 AND 동작이 이 루어진다. 이를 와이어드 AND 회로라 한다. 그림 3.2 ... 의 정리를 이용하면 식 (3.1)은 다음과 같이 된다.{Y=AB+CD+EF식 (3.2)드 모르간의 정리를 이용하여 와이어드 AND회로가 와이어드 OR 형태로 표현되었다. 그림 3.3

Non-Ai HUMAN
| 리포트 | 5페이지 | 5,000원 | 등록일 2002.11.06 | 수정일 2017.02.21

다운로드 장바구니
[논리회로] 7 - segment 입력기

다. 그러나 이렇게 복잡한 회로를 동작수준(behavioral level)에서 VHDL로 구현하면 간단한 입출력의 기술만으로도 같은 동작을 구현할 수 있다. 왜냐하면 논리 합성 ... 1. 실험 목적1 7-세그먼트 제어기의 동작원리를 이해한다.2 회로에서 디지털 숫자를 디스플레이 하는 방법을 익힌다.2. 이론7-세그먼트는 디지털 회로에서 숫자를 표시하기 위하 ... anode)이다. 7개의 LED의 어떤 극을 공통으로 놓느냐에 따라 종류를 나눌 수 있다. 공통 음극과 공통 양극 7-세그먼트의 내부 회로를 그림 7-2와 그림 7-3에 그려 놓

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2002.11.24

다운로드 장바구니
논리회로 실험(다단증폭기,coupled amplifier) 모든 수식과 그래프, 사진을 첨부한 만점 결과레포트

의 Q-Point는 서로 연결된 증폭기에 영향을 미치지 않는 것을 의미한다. 이는 회로에 있는 캐패시터들을 보면 알 수가 있다. 이 회로에서 사용된과는 증폭기 사이의 바이어스 전압 ... 으로써 각각의 증폭단에 대해서 따로 동작점을 설정하면 되므로, 전체적인 고려를 하지 않게 되어, 회로를 구성할 때 쉽게 짤 수 있다. 이것은 앞단의 출력바이어스가 뒷단의 입력바이어 ... 로 했을 때, 비로소 출력신호가 왜곡이 없었다. 따라서 이 회로의 입력신호의 최대 진폭(MAXIMUM SWING)은 22mV 이다.

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니

이전10개 82 83 84 85 868788 89 90 91 다음10개

파워링크

신청하기