"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,741-1,760 / 9,512건

논리회로 실험(차동증폭기와 능동 부하) 각종 실험 사진 및 PSPICE를 첨부한 만점 레포트입니다.

실험 4-1 : 능동 부하 또는 전류 미러 회로1) 전류 미러의 특성(1) 전류 미러의 특성=14.2kΩ=1kΩ↓ ↓ 2V5V10V15V0.114mA0.322mA0.698mA1 ... .296mA0.643mA0.992mA0.9780.9800.9820.983◇ 위의 전류 미러 회로에서과의 이론값은 다음과 같이 구할 수 있다.그리고 Current Mirror의 전류 ... 하여 흐르므로, 원하는 전류를 다른회로에 똑같이 흘려보낼 수 있다.- 실험값, 시뮬레이션값, 이론값에 나타난 전류 미러의 비율을 살펴보면, 실험값에 대해선약 1.05~1.09정도

리포트 | 18페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로 실험(다단증폭기,coupled amplifier) 모든 수식과 그래프, 사진을 첨부한 만점 결과레포트

의 Q-Point는 서로 연결된 증폭기에 영향을 미치지 않는 것을 의미한다. 이는 회로에 있는 캐패시터들을 보면 알 수가 있다. 이 회로에서 사용된과는 증폭기 사이의 바이어스 전압 ... 으로써 각각의 증폭단에 대해서 따로 동작점을 설정하면 되므로, 전체적인 고려를 하지 않게 되어, 회로를 구성할 때 쉽게 짤 수 있다. 이것은 앞단의 출력바이어스가 뒷단의 입력바이어 ... 로 했을 때, 비로소 출력신호가 왜곡이 없었다. 따라서 이 회로의 입력신호의 최대 진폭(MAXIMUM SWING)은 22mV 이다.

리포트 | 20페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로 실험 (증폭기의 주파수 응답) 실험에 대한 내용, 사진, 그래프를 모두 첨부한 만점레포트

대역폭은이 식을 이용하면 된다.2) 실험 4-2-2 : 2단 비반전 연산증폭기의 주파수 응답(1) 2단 비반전 연산 증폭기의 주파수 응답 구하기- 주파수 응답을 구한다.? 위의 회로

리포트 | 34페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
[디지털 논리회로]Flip Flop을 이용한 Clock 제어회로 설계

디지털 논리 회로 Final Proj.- 동기 Clock에 의한 제어회로 설계 및 제작 과제 -1. Problem Description- 마지막으로 주어진 과제는 JK Flip ... -Flop, Logic gate, Decoder, Debounce Switch 그리고 Counter와 7-Segment LED를 사용하여 6개 state를 LED로 표현하는 회로 ... 고, Counter와 7-Segment에 대한 이해도 회로 제작에 들어가는 것이 회로의 이해와 제작을 위해 필요한 과정이라고 생각한다.2. 설계1) 기본 설계(1) State Diagram

리포트 | 14페이지 | 2,000원 | 등록일 2004.03.14

다운로드 장바구니
[논리회로실험] 부울대수와 드모르간정리 예비레포트

실험목적- 부울 대수의 기본공리와 정리 및 드모르간(De Morgan)의 정리를 이해하고, 이를 논리회로로 구성하여 실험적으로 확인하는 데 목적을 둔다.실험이론1. 이론 설명-부 ... ) Boole대수의 정리-공리로부터 다음과 같은 기본정리가 도입되어 모든 논리회로의 수학적 표현은 물론 복잡한 논리합성과 해석에 사용된다. 실용상 중요한 저리는 다음과 같다.1 ... ) 7408 1 개(3) 7432 1 개(4) 7404 1 개(5) 7400 1 개(6) 7402 1 개실험방법(1) 다음 그림 4.15의 논리회로도의 실험결과를 비교하여 보아라.A

리포트 | 3페이지 | 1,000원 | 등록일 2004.10.16

다운로드 장바구니
논리 회로 VHDL 프로젝트 (가산기, 반가산기, 전가산기 소스코드, 사진, 파형, 캡쳐 모두 게재)

의 덧셈을 수행하는 조합 회로를 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder: HA)라 한다. 2개

리포트 | 9페이지 | 5,000원 | 등록일 2008.11.18

다운로드 장바구니
[논리회로 실험] 가산기 실험 결과보고서

,00000001100101001101100101010111001111115.그림 4.6의 회로를 구성하고, 측정된 전압을 표 4.7에 기입하시오,< 고찰 >반가산기와 전가산기를 이용하여 논리회로를 구성해 보았다.7486게이트를 처음으로 사용 ... 실험 4. 가산기 결과 보고서1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,ABSC*************1012.그림 4.3의 회로를 구성하고, 측정 ... 된 전압을 표 4.4에 기입하시오,ABSC00000110101011013.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,ABZSC

리포트 | 3페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
논리회로 실험(Negative Feedback 증폭기와 안정성) 모든 실험 내용과 데이터, 그래프 , 표등을 첨부한 만점 결과 레포트

증폭기인가?? series-series feedback 증폭기는 전류를 sampling 해서 전압으로 mixing 해주는 증폭기다.? 이것은 위의 회로를 보면 금방 알 수 있 ... 의 직선성을 feedback이 있는 회로에서 좋아지는가? 그 이유는?- 위의 실험결과에서 보듯이, feedback이 있음으로 해서 직선성, 즉 linearlity가 좋아진다. 이것 ... 이득을 이용해서 회로의 증폭 안정성을 높여주는 것이라 하겠다. 그리고 이것은 전자회로에서 trade-off 현상이라고도 한다.6.4.2 실험 6-2 : 병렬-직렬(shunt-s

리포트 | 16페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로설계] BCD-to-7세그먼트 설계

※ BCD-to-7세그먼트 설계하기1) Dual 4-Bit Up Counter(74393)와 BCD-to-7세그먼트 디코더(74248), 논리 게이트로 만든 BCD-to-7 ... 화시키기 위해서는 B와 D의 출력을AND게이트로 묶어 나온 신호와 OR게이트로 묶어 CLEAR단자의 입력신호로 준다.6) 논리 게이트로 BCD-to-7세그먼트 디코더 설계하기.10진수 ... 74248 디코더 사용)※ BCD-to-7세그먼트 설계도(논리 게이트로 설계한 디코더 사용)(뒷장과 연결됨)※ Clock펄스의 신호를 지연시키는 counter(Clock 입력시간 : 0.67초)를 이용한 BCD-to-7세그먼트 설계도

리포트 | 7페이지 | 1,000원 | 등록일 2003.12.12

다운로드 장바구니
논리회로 실험 결과 - 64-bit IC RAM-type 7489 , 2-bit RAM

을 서약합니다.학 부: 전자공학부제출일: 07.11.10과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 를 얻기 위하여 메모리 칩들을 연결할 때 CS입력의 역할은 확실하다.《 2bit ram 회로 구성 》《 2bit ram 실험 사진 》《 2bit ram 직접 구성한 회로 ... 었고 7403의 첫 입력중 하나는 RA와 RB로 단자로 READ실험에 사용하였다. 각 IC별 VCC와 GND를 설정해 주었다. 강의 자료에 있는 회로 구성에 문제가 있어서 새롭게 구성

리포트 | 10페이지 | 3,000원 | 등록일 2007.11.13

다운로드 장바구니
[논리회로] RS 및 D 플립플롭(Filp Flop)

은 Delayed Flip Flop의 약어로서 동기식 RS 플립플롭의 변형된 형태이고 논리회로, 논리기호는 [그림 8-4] (a),(b)와 같다.{[그림 8-5]에서와 같이 D 플립플롭 ... 표[그림 8-5] 회로의 논리식은{결과적으로 D 플립플롭에서는 CP=0 일 때 이전상태를 유지하고 있고 CP=1 일 때 D의 논리가 출력(Qn+1)에 지연되어 전달되며, 이때 출력 ... Reset1100부정(사용안함) NOR 게이트 RS F/F의 진리표[그림 8-1] 회로의 논리식은{NAND 게이트로 구성된 RS 플립플롭은 [그림 8-2]와 같으며, 진리표는 와 같

리포트 | 18페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
논리회로 실험 (가산기와 감산기) 결과 (사진첨부, PSPICE첨부, Truth TAble , 카노맵 첨부)

을 서약합니다.학 부: 전자공학부제출일: 07.9.22과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 3 ... 올림수 출력( carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다.- 반가산기는 하위 자리에서의 캐리가 없지만, 전가산기 ... 대등하게 동작한다. 하지만 회로상 에서 3개 입력이 대칭되어 있다고 할 수 없다.①회로구성XOR GATE , AND GATE, OR GATE를 이용하여 전가산기를 구성

리포트 | 9페이지 | 3,000원 | 등록일 2007.09.22

다운로드 장바구니
[논리회로] 트랜지스터 증폭기의 기본 구조의 특성

예비 1-트랜지스터 증폭기의 기본 구조의 특성실험의 목표트랜지스터 증폭기의 기본 구조인 이미터, 베이스, 컬렉터 공통 증폭기 회로 설계 능력을 기른다. 여기에서 증폭기 설계 능력 ... 이란 직류 바이어스 회로 및 교류 증폭 회로의 설계 능력을 모두 지칭한다.세 가지 기본 증폭기 회로의 특성상의 차이점을 이해함으로써, 실제 증폭기 회로를 설계하는 바탕을 마련 ... 한다.증폭기의 특성을 나타내는 중요한 특성 변수로서 전압 이득, 전류이득, 입력저항, 출력저항 등이 서로 어떻게 연관되는지를 이해하고, 실제의 증폭기 회로에서 이 변수들을 측정하는 능력

리포트 | 10페이지 | 1,000원 | 등록일 2002.04.08

다운로드 장바구니
[논리회로] LOGIC AND COMPUTER DESIGN FUNDAMENTALS 1장 연습문제

-{- LOGIC AND COMPUTER DESIGN FUNDAMENTALS 1장 연습문제 해답과 풀이 -충남대학교 이남길-1.1 * List the binary, octal, and hexadecimal numbers from 16 to 31=> 16에서 31까지 2..

리포트 | 7페이지 | 1,000원 | 등록일 2004.06.08

다운로드 장바구니
[전자회로실험] 기본 논리 함수 및 gate와 가산기

하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.3. 가산기 회로를 구성한다.1) 회로를 보고 진리표를 작성하여 결과를 예측한다.2) 도면의 가산기 회로를 배선한다.3 ... GATE만으로 반가산기를 구성하여 본다.5. 계전기의 원리와 특징을 이해한다.6. 센서의 종류와 그 특성을 이해하고 용도를 제시한다.7. 기본논리회로를 이해하고 기본논리식을 유도한다.8 ... . 디지털 논리회로의 기본 특성을 안다.9. AND OR NOT NAND NOR GATE의 실습회로를 구성하고 진리표를 만들 수 있다.10. 조합회로 및 순서회로의 동작원리를 이해

리포트 | 37페이지 | 1,000원 | 등록일 2003.10.25

다운로드 장바구니
[논리회로실험] 3bit up/down counter

● 3bit up/down counter Timing 도● 회로도▲ JA부분▲ JB부분▲ JK 플립플롭 부분

리포트 | 5페이지 | 1,000원 | 등록일 2002.12.22

다운로드 장바구니
[논리회로] JK플립플롭 및 T플립플롭

상태 유지10101Reset11010Set111nQn이전 상태의 반전이 회로의 논리식은 다음과 같다.Qn+1=J·n·Cp+Qn·(K·Qn+p) - (1)식n+1=K·Qn·Cp+n ... 의 입력 단자에 Cp가 올 때마다 출력이 반전되는 것으로, JK플립플롭의 J=K=1인 상태에서 Cp가 변화할 때마다 출력이 반전되는 것과 같은 논리동작을 한다. T플립플롭은 다음과 같이 ... 및 부품DC power supply오실로 스코프74007402740474107476◈ 실험 절차1. [그림 9-2]와 같은 마스터 슬레이브 JK 플립플롭 회로를 주어진 IC

리포트 | 9페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
[시뮬레이션]현금흐름 시뮬레이션, 몬테카를로 시뮬레이션, 논리수준 시뮬레이션, 회로 시뮬레이션(SPICE), 컨테이너 터미널의 객체지향 시뮬레이션, 선박조종 시뮬레이션, 선박조종 시뮬레이션과 해난사고 분석

현금흐름 시뮬레이션, 몬테카를로 시뮬레이션, 논리수준 시뮬레이션, 회로 시뮬레이션(SPICE), 컨테이너 터미널의 객체지향 시뮬레이션, 선박조종 시뮬레이션, 선박조종 시뮬레이션 ... 과 해난사고 분석Ⅰ. 현금흐름 시뮬레이션1. 현금흐름 시물레이션의 개요2. 현금흐름 Simulation의 방법Ⅱ. 몬테카를로 시뮬레이션Ⅲ. 논리수준 시뮬레이션Ⅳ. 회로 시뮬레이션 ... 들이 논리 모델에 할당되기도 한다. 모든 논리회로들이 동시에 활성화되지는 않기 때문에, 논리사건(event)들은 대기행렬(queue)에 순차적으로 저장된다. 이것은 네트워크의 상태

리포트 | 14페이지 | 6,500원 | 등록일 2011.03.26

다운로드 장바구니
[컴퓨터과학] 부울대수,카르노맵,논리회로도

로 나타내고, 간소화(논리식 표현)한 후, 논리회로도로 나타내시오.(교과서 내용을 그대로 copy하지 마시고, 직접 한번 그려보세요.)An Bn Cn-1Sn Cn0 0 00 0 10 1 ... + AnBn(Cn-1`+ Cn-1 )-------------------식2= Cn-1(An Bn) + AnBn논리회로도AnBn Pn SnCn-1CnGn식1과 식2를 사용하여 합Sn과 자리올림 Cn에 대한 논리회로도를 표현

리포트 | 2페이지 | 1,000원 | 등록일 2004.04.07

다운로드 장바구니
4-bit 산술연산논리 회로구현 결과 맥스플러스

4-bit 산술 연산 논리 회로 구현 결과{1.{Maxplus Ⅱ의 Graphic Editor를 사용하여 1비트 전가산기를 설계한 다음 컴파일 하고 심볼을 만든다.2. 설계한 1 ... 결과를 확인한다.{{7. 1비트 논리회로를 4.의 심볼을 이용하여 설계하고 시뮬레이션 및 결과를 확인한다.{{{8. 4비트 논리회로를 4.의 심볼을 이용하여 설계하고 심볼로 만든 ... 후 시뮬레이션 및 결과를 확인한다.{{{{9. 6.과 8.에서 설계한 산술연산 및 논리 회로의 심볼을 이용 4비트 ALU를 설계한다.10. 설계한 4비트 ALU의 시뮬레이션 및

리포트 | 10페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니

이전10개 83 84 85 86 878889 90 91 92 다음10개

파워링크

신청하기