• 통합검색(4,029)
  • 리포트(3,737)
  • 자기소개서(232)
  • 시험자료(32)
  • 방송통신대(11)
  • 논문(10)
  • 서식(4)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 디지털집적회로 논리회로실험 2 레포트 두더지 잡기 and gate 예비 plc 서강대 디논실
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 1,061-1,080 / 4,029건

  • 자료 표지
    멀티플렉서와 디멀티플렉서
    는 조합 논리 회로인데 2개의 입력밖에 받을 수 없으므로 전 단계의 Carry는 더해 줄 수 없다. 두 번째 실험에서는 이러한 단점을 보완한 전가산기를 설계하였다. NOT게이트 ... 셈기에 대해 알아본다.2. 기초이론멀티플렉서(MUX: Multiplexer)는 여러 개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기라고도 한다 ... 회로는 실험과정 5.3에서 재사용하므로 해체하지 않는다.)5.2 실험 예비 보고를 바탕으로 하나의 74153칩을 사용하여 전가산기를 구성하고, 실험과정 5.1을 반복하여 실험
    리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    <A+> 드 모르간의 법칙 실험보고서 (예비, 결과)
    하여 실험적으로 증명한다.드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다.논리소자의 동작을 이해한다.실험 이론 :드 모르간의 법칙드 모르간의 법칙은 영국 ... 2. 논리곱의 부정에 대한 등가회로위의 두 그림 1, 그림 2의 각각의 회로들은 같은 그림 내의 회로들과 등가회로 관계이다. 이를 이용해서 우리는 복잡한 회로들을 간단하게 만들 ... 한다.논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 14번 핀에 +5[V] 전원을 연결하고, 7번 핀은 접지(0[V])를 한다.소자를 각 소자의 입력단자와 출력단자
    리포트 | 8페이지 | 1,500원 | 등록일 2018.11.10
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
    HDLpost-lab reportⅠ. 서론1. 실험 목적본 실험에서는 Verilog HDL의 사용법을 익히고 이를 사용하여 디지털 논리회로를 설계하는 여러 가지 방법을 다룬다 ... . 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 ... 프리미티브를 이용한 모델링, 반가산기 회로)[사진 4] 베릴로그 HDL 모델링의 예시(행위수준 모델링(조합논리회로), 2-to-1 MUX)[사진 5] 베릴로그 HDL 모델링의 예시
    리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서
    디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... adder 설계실험 2)의 full-adder 3개를 이용하여 [그림 7]과 같이 회로를 설계하였다. X=011일 때의 시뮬레 이션 결과는 [그림 8]과 같다.[그림 7][그림 8 ... 로 구현한다.2. 퀴즈 답안지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 예상 결과와의 비교 분석1) 3-bit arithmetic comparator
    리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
  • 자료 표지
    [예비레포트] M2 아날로그 및 디지털 기초 회로 응용
    1. 실험명M2 아날로그 및 디지털 기초 회로 응용2. 개요기존에 수행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이해보고, 패키지 소자들을 이용해 하드웨어 ... 다.가산기가산기의 논리회로는 위와 같다. 가산기의 종류에는 반가산기와 전가산기가 있는데, 전가산기는 반가산기를 조합한 형식이다. 반가산기는 2개의 입력과 2개의 출력이 있 ... 수작업으로 구현했던 과거 회로와 비교하여 어떤 부분이 어떻게 프로그램으로 대체가 가능한지 학습한다.3. 실험이론키르히호프의 전압법칙 및 전류법칙키르히호프의 전류법칙은 회로상의 한
    리포트 | 2페이지 | 1,000원 | 등록일 2019.09.23
    다운로드 장바구니
  • 자료 표지
    쌍안정 회로와 RS래치 결과보고서 A+
    Experiment-Report(11장 쌍안정 회로와 RS래치)1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개 ... 고 gated D 래치를 구성하고 실험한다.래치와 플립플롭에 대한 응용을 살펴보고 D플립플롭을 실험한다.2. 자료 및 관찰RS래치(NOR)로 구성하고 data를 10으로 주었다. 불 ... 실험은 RS래치와 D래치를 이해하고 회로로 구현하는 것이다. RS래치는 디지털 실험 책과는 달리 NOR게이트로 구성을 했다. RS래치는 R에 1이 인가되고 S에 0이 인가될때
    리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11
    다운로드 장바구니
  • 자료 표지
    7-세그먼트 표시기와 디코더 결과보고서A+
    를 설계한다.2. 자료 및 관찰TL = 0일 때 7세그먼트에 불이 들어오는 모습이다. 위 사진을 봤을 때 회로와 7-세그먼트는 정상 작동함을 알 수 있다. 이후 0~9까지 실험할 때 ... 는 BCD-to-7 세그먼트 디코더에서 입력에 대한 출력값을 나타낸 것이다.3. 결과 분석이번 실험은 7-세그먼트 디코더를 이해하여서 이를 회로로 구현하는 것이다. 이를 알기 위 ... 이다. 이는 점멸이 정상적으로 되는지 확인하는 기능을 담당한다. LT=0을 넣었을 때는 모든 불이 들어와야하며 1을 인가했을 때는 회로의 구성대로 불이 들어온다.결론디코더란 2진
    리포트 | 9페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12
    다운로드 장바구니
  • 자료 표지
    논리게이트 및 부울함수의 구현
    ? 실험 4. 논리게이트 및 부울함수의 구현1. 실험 목적1) AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과게이트의 구조 및 기능을 습득한다.2 ... ) 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.2. 이론1) NOT 게이트(INVERTER)하나의 입력과 출력을 가지며 논리적 부정 연산을 행하는 역할을 한다 ... 적 논리합) 논리회로를 의미한다. 논리 연산(가산)회로, 2진수의 비교회로, 착오의 검출, 그레이-BCD 코드변환 등에 사용된다.부울식은BAR{A OPLUS B}`=`BAR{A}B
    리포트 | 5페이지 | 1,000원 | 등록일 2019.05.20
    다운로드 장바구니
  • 자료 표지
    7th monostable , not gate
    1. 실험 목적555 timer를 이해하고, monostable, not gate 회로를 제작하고 알아본다.2. 실험 이론555 timer555 timer는 IC로 예부터 많이 ... , 5㏀의 저항 3개로 2개의 비교기, Filp-flop, 방전용 트랜지스터, 전압분배기를 가지고 있다.5V 이상에서 작동 (실험할 때 5V이상을 넣어줘야 한다)하며 10 ... 은 논리 값이 불확실한 구간이므로 이 범위의 전압을 디지털 회로에서 사용하면 그 결과를 예측할 수 없다. 그러므로 매우 느리게 변하는 신호나 잡음에 의해서 전압이 불안정한 신호
    리포트 | 10페이지 | 1,000원 | 등록일 2019.06.10
    다운로드 장바구니
  • 자료 표지
    회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현
    회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 지만, NOR 게이트 출력은 1Exclusive-OR 게이트- 두 개의 입력이 서로 같지 않을 때만 출력이 1- 논리 연산회로, 2진수의 비교, 착오의 검출, 코드변환 등에 쓰임부울 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR
    리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06
    다운로드 장바구니
  • 자료 표지
    RS래치와 RS플립플롭 실험레포트
    RS래치와 RS플립플롭1. 실험목적① RS 래치와 RS 플립플롭의 이해② RS 플립플롭의 특성 이해2. 배경이론[1] RS-래치회로(1)RS란 R은 리셋, S는 세트를 의미 ... 논리에 따라 출력이 결정되는 비동기식 회로이다.[2] RS-플립플롭(flip flop)(1)플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로로 CLK ... 1001Reset1100사용금지[기초실험-(1)] 다음 회로를 실험하여 진리표를 작성하고 타이밍도를 그리시오.[기초실험-(2)] 다음 회로를 실험하여 진리표를 작성하고 타이밍도
    리포트 | 7페이지 | 1,000원 | 등록일 2019.06.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [전기실험]디지털 공학 실험 레포트 1장(문제풀이)
    2가 개방되어 있으면 LIGHT는 OFF이다.L=SW1+SW2+SW1+SW1·SW216. 모든 입력이 HIGH일 때만 출력이 HIGH가 되는 논리회로가 있다. 이것은 어떤 논리회로 ... 인가?AND 게이트17. 한 개의 입력이 HIGH이고, 다른 하나의 입력이 LOW일 때, 출력이 LOW인 2-입력 논리회로가 있다. 어떤 논리회로인가?AND 게이트18. 한 개 ... 의 입력이 HIGH이고, 다른 하나의 입력이 LOW일 때, 출력이 HIGH인 2-입력 논리회로가 있 다. 어떤 논리회로인가?OR 게이트1-4절 시스템 개념19. 그림 1-63의 입
    리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20
    다운로드 장바구니
  • 자료 표지
    [결과레포트] Chapter 5. 논리 게이트-2
    Chapter 5. 논리 게이트-2결과레포트1. 실험제목 : Chapter 5. 논리 게이트-22. 실험결과OR 게이트입력출력출력 전압 측정치ABX0000.02mV0114 ... 2-입력 OR 게이트만을 활용하였지만 4-입력 OR과 같은 기능을 할 수 있다.3. 고찰이번 실험은 논리 게이트에 대해 알아보았다. 실험에 들어가기에 앞서 논리 게이트에 대해 ... 란 두 입력값이 동일한 경우에 0이 출력되며 다른 경우 1이 출력 되는 논리 게이트이다. 또한 이전 실험에 이어서 2번째 논리 게이트에 관련된 실험을 진행 하는 것이다 보니 이전 실험
    리포트 | 2페이지 | 1,000원 | 등록일 2019.04.09
    다운로드 장바구니
  • 자료 표지
    플립플롭 실험보고서
    - NAND 게이트- AND 게이트- 인버터5. 실험방법 및 순서5.1 [그림 7-1]의 R-S 플립플롭 회로를 결선하고 [표 7-1], [표 7-2]와 같이 동작하는지 확인하고 그 ... 측정값을 실험 결과 보고서의 [표 7-7]에 기록하라.5.2 [그림 7-2]의 R-S 플립플롭 회로를 결선하고 [표 7-3]과 같이 동작하는지 확인하고 그 측정값을 실험 결과 보고서 ... -Slave J-K 플립플롭에 대해 알아본다.2. 기초이론플립플롭은 1비트를 저장할 수 있는 기억 소자로서 신호의 상태를 일시적으로 유지 또는 기억시켜 두는 장치나 회로를 말
    리포트 | 12페이지 | 1,000원 | 등록일 2020.04.26
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 4주차
    디지털 논리회로 실험 결과 보고서4주차 Multiplexers, Exclusive-OR, andThree state devices5조1.실험제목: Multiplexers ... , Exclusive-OR, and Three state devices2.실험목적:- Multiplexer의 동작원리와 활용방법을 이해한다.- Exclusive-OR gate의 동작원리 ... . 실험 과정STEP1) 그림 10의 회로를 bread board에 구성한다.그림 SEQ 그림 \* ARABIC 10. STEP1의 회로우리는 이를 Bread board에 구성
    리포트 | 24페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    플립플롭 예비
    는 참이 된다. 입력값이 서로 다르면 1을 출력하고, 같으면 0을 출력한다.2) 7400 quad NAND 게이트:모든 입력이 참일 때에만 거짓인 출력을 내보내는 논리 회로이다.3 ... 있다.< JK 플립플롭>5. 실험 방법1) D 플립플롭(1) 실험회로를 구성한다.(2) CLK에 주파수 = 1Hz, 5Vpp, offset = 0V 인가한다..(3) Vdc = 5 ... V, Current Limit =100mA로 설정한다.(4) 결과를 확인한다.2) JK 플립플롭(1) 실험회로를 구성한다.(2) CLK에 주파수 = 1Hz, 5Vpp, offset
    리포트 | 8페이지 | 1,000원 | 등록일 2019.03.26
    다운로드 장바구니
  • 자료 표지
    디지털공학실험 (JK플립플롭 및 비동기식카운터)
    를 Breadboard에 구성한다.2. 관련 이론(1) 클록- 클록이란?: 논리회로를 사용한 연산을 시간적으로 양자화하기 위한 신호이다. 논리소자의 동작속도는 무한대가 아니라 그들을 조합한 논리회로 ... 7476 = JK플립플롭 2개가 들어가 있는 구성※ 내부 회로도를 숙지하여 입출력 방향을 확실하게 알아두어야 한다.3. 실험 과정(1) 실험장비- IC 7400, 7402, 7411 ... 어있다.(3) 카운터- 카운터란?1) 카운터는 시프트 레지스트와 마찬가지로 일련의 플립플롭을 연결한 회로이다. 2) 주어진 플립플롭에 대하여 서로 다른 출력 상태의 수가 최대가 되
    리포트 | 11페이지 | 1,000원 | 등록일 2019.01.23
    다운로드 장바구니
  • 자료 표지
    flip flop 레포트
    실험-#1실험순서1.브레드보드에 논리게이트를 이용하여 아래의 회로를 구성하시오.14번핀:+5V7번핀:GND2. E,J,K의 상태를 다음의 표와 같이 변화시키며, 출력 상태를 기록 ... ↓1111↓1110↓1111flip flop-#2실험순서1.브레드보드에 논리게이트를 이용하여 아래의 회로를 구성하시오.4번핀:+5V11번핀:GND2. CP 상태를 다음과 같이 설정 ... REPORT제목 : latch 회로수강과목 : 기초전자실험21.실험목적-flip flop회로의 동작원리에 대해 이해하고 실험을 통해 확인한다.2.실험 배경 이론S-R flip
    리포트 | 7페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22
    다운로드 장바구니
  • 자료 표지
    디지털공학실험 (기본논리회로 및 비교기)
    1. 실험 목표- 기본 논리게이트의 특성을 알고 이를 응용하여 Breadboard에 구성하는 방법을 익힌다.- 비교기의 원리에 대해 알고 실험을 통해 확인한다.2. 관련 이론(1 ... 비교기 구성(3) 실험과정① 각 실험마다 구성해야하는 논리회로를 간단한 논리회로도로 재구성한다.② Breadboard에 IC를 랩핑 와이어를 연결하기 좋게 적당한 자리에 꽂 ... ) 비교기란?- 2개의 2진수를 비교하여 같거나 작을 때 그 결과를 표현해주는 기능을 가진 회로를 비교기(Comparator)라고 한다. 크기 비교기는 두수, A와 B를 비교
    리포트 | 7페이지 | 1,000원 | 등록일 2019.01.23
    다운로드 장바구니
  • 자료 표지
    회로실험I 예비보고서 - Multiplexer 가산-감산
    회로실험I 9주차 예비보고서실험 9. Multiplexer 가산-감산목적? 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.? 2개의 4-입력 ... =1, D2=1, D3=0로 하면 Y=1(0*A’B’ + 1*A’B + 1*AB’ + 0*AB) = A’B+AB’함수 발생(Function generation)- 논리회로에서는 A ... (Read Only Memory)으로 논리회로 합성 가능멀티플렉서를 이용한 논리회로- Y = A?B = A’B+AB’의 논리식을 의 멀티플렉서로 구성하는 경우S=0, D0=0, D1
    리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 20일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:31 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기