• 통합검색(4,028)
  • 리포트(3,737)
  • 자기소개서(231)
  • 시험자료(32)
  • 방송통신대(11)
  • 논문(10)
  • 서식(4)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 디지털집적회로 논리회로실험 2 레포트 두더지 잡기 and gate 예비 plc 서강대 디논실
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 1,041-1,060 / 4,028건

  • 자료 표지
    서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우 ... ) DecoderN비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직이다. Encoder의 반대 로직이다.추가적으로 이번 실험에서 만드는 3x8 Decoder의 진리표 ... 는 selector (S) 에 의해 제어된다.(5) Karnaugh Map을 활용한 최적화이 과정은 아래의 수행과제에 포함하였다.2. Materials & Methods (실험 장비
    리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    (FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... %84- 전전컴실험2 교안PAGE \* MERGEFORMAT2PAGE \* MERGEFORMAT2 ... Pre-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름목 차1
    리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    디지털 실험 3장(논리게이트) 결과보고서
    를 사용한다.2. 실험순서1) 그림 3-8에 제시된 회로는 표 3-1(a)에서 (e)까지 제시된 진리표 중 어느 것과 같다.모든 입력 조합을 조사하여 진리표 3-8을 완성한다. 이것 ... 실험 3장 논리게이트 결과보고서1. 실험목적- NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다..- 다른 논리 게이트를 만들기 위해 NAND와 NOR 게이트 ... 들 수 있다. 첫째는 0V일때와 동일하게 차단전압 때문에 이론값보다 낮게 나오게 된다. 다음으로 실험2장에서 배운 Fan-in현상을 들 수 있다. 마지막으로 LED, NAND
    리포트 | 3페이지 | 3,000원 | 등록일 2019.12.17
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서
    디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. 실험 목적1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... : 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵 ... 의 신호로 동기화되지 않은 카운터T 플립플롭을 이용한 3비트 Up-카운터의 회로 및 타이밍 다이어그램은 아래와 같다. [그림 2] 에서 확인할 수 있듯 클럭 신호가 플립플롭을 거쳐
    리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
  • 자료 표지
    디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이
    실험으로, 가산기에서 입력값을 가산하여 출력, 디코더에서 받아 복호하고 세그먼트에서 가산된 값을 출력한다.회로구성 시 최대한 간략하게 만들고자 노력하여 가산기 2개라는 선택을 하 ... 가 한정되므로 자리올림수(carry)를 고려하여야 한다.반가산기는 1자리의 2진수를 더하는 회로0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 1 0출력 두 자리 중 ... 상위 자리를 캐리(carry), 하위 자리를 합(sum)이라 한다.다음은 반가산기의 진리표와 회로도이다.[그림 1] 반 가산기의 진리표와 회로도[그림 2] XOR에 의한 반가산기1
    리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11
    다운로드 장바구니
  • 자료 표지
    [논리회로 및 실험1 결과보고서] 실험 12. 멀티플렉서를 이용한 조합 논리 결과보고서
    결과보고서실험 12. 멀티플렉서를 이용한 조합 논리과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.* N ... -입력 멀티플렉서를 사용하여 2N개의 입력을 갖는 진리표 구현.* 테스트 회로에서 모의실험 결함의 고장 진단2. 데이터 및 관찰내용위의 MUX를 활용한 2비트 비교기 회로를 구성 ... . 결과 및 결론이번 실험은 데이터 선택기인 멀티플렉서(이하 줄여서 MUX)를 활용하여 2비트 비교기를 구성하는 실험이었다. 멀티플렉서에는 3개의 데이터 제어논리입력과 8개의 입력, 2
    리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27
    다운로드 장바구니
  • 자료 표지
    7세그먼트 디코더 실험보고서
    로, 1은 0으로 수정하여 설계하면 된다.[세그먼트 디코더의 회로도]3. 실험 예비보고3.1 기초 이론의 식 (1)과 같이 실험 4의 [표 4-2] BCD/10진수 디코더의 부울 함수 ... 실험보고서7-세그먼트 디코더1. 실험목적본 실험을 통해 BCD/7-세그먼트 디코더 드라이버에 대해 알아본다.2. 기초이론2.1 7세그먼트 표시기7세그먼트 표시기라고 하는 소자 ... 를 참고하여 7-세그먼트의 각 요소를 on 시키는 부울 함수를 모두 나타내라.3.2 BCD/7-세그먼트 디코더 드라이버 74LS47의 논리 심볼과 pin 구성도를 그려라.3.3 4
    리포트 | 8페이지 | 1,000원 | 등록일 2020.04.26
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 2주차 예비보고서
    프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... 되는 블록은 모듈화하여 사용할 수 있다. 하위 모듈을 생성하는 방법은 다음과 같다.5. HBE-COMBO2-DLD PIN Map실험에 사용되는 HBE-COMBO2-DLD FPGA 보드 ... Array 7-Segment 8Digit실험방법1. Quartus 13.0, ModelSim 13.0 설치2. Quartus를 통한 VerilogVHDL 프로그래밍1. File
    리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
  • 자료 표지
    [예비레포트] 기초 시퀀스 회로 실험
    한다.릴레이를 이용한 램프 직접제어OR 논리회로를 이용한 램프제어AND 논리회로를 이용한 램프제어실험기기시퀀스 실험 장치판, 스위치, 릴레이, 타이머, 30W 백열등, 연결선 PAGE \* MERGEFORMAT 2 ... 기초 시퀀스 회로 실험개요시퀀스 회로의 기본개념과 기본소자에 대하여 이해하고 시뮬레이션을 이용하여 시퀀스 회로의 원리를 익힌다.관련이론시퀀스 제어그림1. 시퀀스 제어 시스템 개념 ... 다.한시 지연형동작과 복귀시간이 늦게되는 타이머그림5. 타이머의 시한 회로 접점과 논리 심벌 및 동작예비보고서다음의 시퀀스 회로에 사용되는 소자의 동작에 대해 숙지하고, 결과를 예측
    리포트 | 6페이지 | 1,000원 | 등록일 2019.11.26
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [6주차 예비] 레포트
    을 병렬 데이터 전송이라 함2. Materials & Methods (실험 방법)가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서1) 4비트 병렬 데이터 저장 ... 실행 IMPACT 실행 -> 동작 확인3. Supposed Data and Results of this Lab (예상 실험 결과)첫번째. 조합(combinational)회로와 순차 ... (sequential)회로의 차이점에 대하여 조사하시오.조합 논리회로는 입력에 바로 반응을 하는 회로이다. 즉 입력=출력으로 반응속도가 매우 빠르다는 점이 있다. 즉 과거의 입력
    리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    [논리회로 및 실험1 결과보고서] 실험 13. 디멀티플렉서를 이용한 조합 논리 결과보고서
    를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성2. 데이터 및 관찰내용이번 실험인 교통신호 제어논리에서의 관찰내용 및 데이터는 다음과 같다.여기서 G1 G0 는 그레이코드 ... 었다. 특히 실생활과 관련된 교통신호를 제어하는 것으로서 지금까지 했던것과는 다르게 조금 더 많은 생각과 연구를 필요로 했던 실험이었다. 교통신호 제어논리 회로는 아래와 같이 2개 ... 결과보고서실험 13. 디멀티플렉서를 이용한 조합 논리과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계* 오실로스코프
    리포트 | 5페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서
    디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... 다.[그림 3][그림 4]A3 ~ A07-segment0000010010001111[표 2]3) 과정 8~14이 과정에서는 clock 신호를 이용하여 실험 키트의 7-segment
    리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전전설 레포트, TTL gates Lab on Breadboard
    및 실험 해본다.2. 배경 이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과가 1이 되는 연산.- 출력은 논리 입력의 합과 같음.(1) OR게이트 논리표 ... )를 산출하는 논리 회로이다.(1) 반가산기 논리표ABSC*************101(2) 반가산기 실습 회로4) TTL gate의 datasheet- 참고문헌 참고3. 실험 장비 ... TTL gates Lab on Breadboard목록실험 목적배경 이론실험 장비실험 방법실험 결과결론 및 토의참고 문헌1. 실험 목적- 각각의 TTL을 이용하여 논리 회로를 설계
    리포트 | 12페이지 | 1,000원 | 등록일 2018.11.25
    다운로드 장바구니
  • 자료 표지
    latch 회로 실험레포트
    -flip flop회로의 동작원리에 대해 이해하고 실험을 통해 확인한다.2.실험 배경 이론순차논리회로-논리회로의 출력이 현재의 입력값외에 현재 상태가 무엇이냐에 의해 영향을 받 ... 의 7번핀:GND2. S, R의 상태를 다음의 표와 같이 변화시키며, 출력 상태를 기록하시오.pspice값latch 실험-#2실험순서1.브레드보드에 논리게이트를 이용하여 아래의 회로 ... REPORT제목 : latch 회로수강과목 : 기초전자실험21.실험목적-순차논리회로의 개념이 무엇인지 이해한다.-latch회로의 동작원리에 대해 이해하고 실험을 통해 확인한다.
    리포트 | 8페이지 | 1,000원 | 등록일 2018.11.02
    다운로드 장바구니
  • 자료 표지
    [예비레포트] R, L, C 수동소자와 TTL IC
    로 측정하여 두 값을 비교한다.실험 2. TTL IC칩 파악 3개 이상의 TTL IC칩을 선택하고 해당 칩의 데이터시트를 준비하여 칩 내의 논리게이트 동작을 확인한다.실험 3. 디지털 ... Board에 회로를 구성한다. TTL 논리게이트의 입력 판에 5V와 0V를 인가하면서 디지털멀티미터로 출력값을 측정하고 마찬가지고 오실로스코프를 이용하여 출력값을 측정한다.- 실험 ... 와 동일하게 읽는다.TTL ICTTL은 여러 개의 트랜지스터에 의해 논리게이트를 구성하고 있다. TTL IC칩에는 4개의 2-input OR 게이트가 존재하며 1번 핀과 2번 핀이 입력
    리포트 | 6페이지 | 1,000원 | 등록일 2019.05.02
    다운로드 장바구니
  • 자료 표지
    수동회로소자 및 장비사용법 결과보고서
    실험에서 전압을 측정하기 위해서 브레드 보드에 회로를 구성할 때 파워 서플라이에서 전원 연결 블록으로 전원을 인가합니다. 이후 논리회로 연결 블록에서 점프선과 저항 ... 을 이용하여 회로를 만들고 멀티미터로 저항을 측정하는 방법을 알게 되었습니다. 실험에서 저항을 가로로 연결 하지 않고 세로로 연결한 이유가 무엇일지 생각해 보았는데 저항을 가로
    리포트 | 6페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    <A+> AND, OR, NOT 게이트 실험보고서 (예비, 결과)
    AND, OR, NOT 게이트의 동작특성을 이해한다.AND, OR, NOT 게이트의 진리표와 논리식을 실험을 통해 확인한다.실험 이론 :디지털 논리회로디지털 회로는 2개의 불연속 ... . NOT 게이트 핀 배치도Figure SEQ Figure \* ARABIC 4. 다양한 논리 게이트실험 방법디지털 논리회로 부품과 브레드 보드를 이용하여 게이트 핀 배치도대로 실험 ... 회로를 구성한다.구성한 디지털 실험회로에 2가지의 입력을 인가한다. (입력전원, 입력 데이터)출력신호를 디지털 멀티미터 또는 오실로스코프를 이용해 정상적으로 동작하는지 확인한다.입력
    리포트 | 9페이지 | 1,500원 | 등록일 2018.11.10
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험1 Basic Gates 예비보고서
    . 참고 문헌1) 논리회로실험 7쪽, 정영모·조혜경·박영환 공저, 2003, 다산서고2) Digital 논리회로실험 57~58쪽, 고재원·김영채·김재평·문현옥 공저, 2007, 지앤북3) 논리회로실험, 이순흠·최관순 공저, 2007, 상학당결선도는 다음장에 있습니다6 결선도 ... in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험 ... 학 번:성 명:EXPERIMENT 1- Basic Gates -1. 실험목적1) NOT, OR, AND, XOR 등의 게이트의 기본적인 논리 함수와 동작 특성을 이해한다.2) 논리
    리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 자료 표지
    멀티플렉서와 디멀티플렉서
    는 조합 논리 회로인데 2개의 입력밖에 받을 수 없으므로 전 단계의 Carry는 더해 줄 수 없다. 두 번째 실험에서는 이러한 단점을 보완한 전가산기를 설계하였다. NOT게이트 ... 셈기에 대해 알아본다.2. 기초이론멀티플렉서(MUX: Multiplexer)는 여러 개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기라고도 한다 ... 회로는 실험과정 5.3에서 재사용하므로 해체하지 않는다.)5.2 실험 예비 보고를 바탕으로 하나의 74153칩을 사용하여 전가산기를 구성하고, 실험과정 5.1을 반복하여 실험
    리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서
    디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... adder 설계실험 2)의 full-adder 3개를 이용하여 [그림 7]과 같이 회로를 설계하였다. X=011일 때의 시뮬레 이션 결과는 [그림 8]과 같다.[그림 7][그림 8 ... 로 구현한다.2. 퀴즈 답안지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 예상 결과와의 비교 분석1) 3-bit arithmetic comparator
    리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 20일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:50 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기