"논리회로실험 2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 디지털집적회로 논리회로실험 2 레포트 두더지 잡기 and gate 예비 plc 서강대 디논실

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 1,021-1,040 / 4,028건

서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

- 용해 최적화 한 코드(case와 Karnaugh map 이 동일하다.)2:4 DecoderTest benchSimulation 결과Pin 연결- 실험 결과00 -> 000101 ... 연결- 실험 결과(lab 3도 동일하다.)0001 -> 000010 -> 010100 -> 101000 -> 11다. Results of Lab 3- 교안의 4:2 인코더 ... -> 00100000110 -> 01000000111 -> 10000000마. Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 7주차

7주차 결과레포트Counter와 state machine 설계1. 실험 제목: counters와 state machine 설계2. 실험 목적:1) counters:-counter ... 적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정된다. 가장 일반적인 형태의 counter 유형은 n-bit binary c ... . STEP5의 회로우리는 사진 2와 같이 회로를 구성하였다.사진 SEQ 사진 \* ARABIC 2. 그림 16의 회로도STEP 6) DIP_SW0을 HIGH로 set한 상태

리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
실험22_flip-flop 회로_결과레포트

실험22. flip-flop 회로실험일 : 2000 년 00 월 00 일제출일 : 2000 년 00 월 00 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. 실험 ... 이론⑴ RS flip-flopReset과 Set 2입력 단자와Ｑ와bar{Ｑ} 2출력 단자로 구성된 순서 논리 회로를 RS flip-flop (이하 FF)라고 한다.S 단자에 High ... , GND에 (-)단자를 사용하여 출력 전위를 측정한다.실험2. IC칩을 이용한 NAND 게이트 RS flip-flop 구동⑴ 74LS00 IC칩을 사용하여 그림 22.2의 회로를 보드

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
오픈 컬렉터와 3-상태 버퍼/인버터

오픈 컬렉터와 3-상태 버퍼/인버터1. 실험목적① 오픈 컬렉터의 의미 확인② 3-상태 버퍼/인버터 특성 확인③ 논리 게이트의 지연시간 특성 확인2. 배경이론오픈 컬렉터형은 출력인 ... 의 증가로 스위칭 속도면에서 느리다는 단점도 있다.(1)게이트(G)와 입력값이 1이 될 때 동작(2)게이트(G)와 입력값이 0이 될 때 동작3. 실험(1) 다음 회로를 실험하여 표 ... }} `=` {bar{AB+CD}}○비교설명 : (a)는 오픈 컬렉터 횔로 NAND가 와이어드 AND결합이다. (b)는 NAND 게이트가 와이어드 AND결합한 것이다.(2) 다음 회로를 실험하여 표

리포트 | 8페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

를 확인한다.-JK Flip-Flop SN7476/7478 내부 회로도와 설계문제 2)의 NAND또는 NOR게이트 활용실험에서 구성한 회로도를 비교하고 차이점을 확인한다.-실험 전 예비 ... 실험 제목: JK Flip-Flop과 클락생성조: 이름: 학번:실험에 관련된 이론2.1 JK Flip-Flop-JK Flip-Flop은 RS Flip-Flop의 변형된 형태 ... 의 논리 회로는 그림 9.1과 같다.JK flip-flop operationHYPERLINK "https://en.wikipedia.org/wiki/Flip-flop

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
[결과레포트] Chapter 7. 부울의 법칙 및 드모르간의 정리

Chapter 7. 부울의 법칙 및 드모르간의 정리결과레포트1. 실험제목 : Chapter 7. 부울의 법칙 및 드모르간의 정리2. 실험결과표 7-5(심층 탐구)입력출력ABCX ... 12를 증명할 수 있는 2개의 등가 회로를 그려라. 식의 좌변 항에 대한 회로 1개와 우변 항에 대한 회로 1개를 각각 보여라.(A+B)(A+C) = A+BC그림 7-5와 7-6 ... 의 회로는 등가의 논리를 수행하는 회로인가? 그렇다면 드모르간의 정리를 이용하여 증명해 보라.(a=A(bar), b=B(bar), c=C(bar)라고 하겠다.)그림 7-5의 부

리포트 | 3페이지 | 1,000원 | 등록일 2019.04.09

다운로드 장바구니
비동기식 2진 카운터 실험레포트

② 7493을 이용한 회로 구성[응용실험(2)] 7493을 이용하여 4비트 2진 카운터 회로를 구성하고 실험을 통하여 다음을 완성하시오.③실험을 통한 계수표입력출력R _{0} (2)R ... 에 인가한다.기초실험(1)은 3비트 2진 업 카운터를 D 플립플롭을 이용하여 설계하는 실험이었다. 회로도에 있는 LSB는 가장 작은 비트인2 ^{0}을 의미하고 msb는 제일 큰 비트인 ... 실험14. 비동기식 2진 카운터1. 실험목적① 카운터의 개념 이해② 카운터의 종류③ 비동기식 2진 카운터의 동작 이해2. 배경이론[1] 카운터의 종류카운터는 계수기라고도 하

리포트 | 6페이지 | 1,000원 | 등록일 2019.06.09

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

=00110Q=00011Q=10001Combo box 실험결과2. 토의본 실험에서는 병렬입력/병렬출력, 4bit sipo, 카운터, 응용과제 등 여러 순차회로를 다루었다. 그 중 ... 하였다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 오류 없이 원하는 값을 확인할 수 있었다. 하지만 논리회로보다 고려해야할 사항이 더 많아서 각각의 경우를 잘 알 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차

리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
CMOS 연산 증폭기 결과보고서

을 때100Ω 없을 때t50t90t50t901.591ms4.607ms2.649ms4.286ms실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 ... 없을 때t50t90t50t901.5ms4.3ms2.5ms4ms3) 결과분석실험을 진행한 회로에는 부하 커패시터가 존재한다. 이러한 커패시터가 존재할 경우 논리 게이트가 입력 ... }2.4251.753RMV _{D}-6.239-6.247RMV _{E}-6.226-5.521RMV _{F}106.8n42.42n실험 회로에서 Q1과 Q2는 전류 미러로 구성되어 있

리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
시립대 전전설2 [4주차 예비] 레포트

다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 실험 ... 다.나. Essential Backgrounds for this Lab반가산기반가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 논리 ... 지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를 표현하는 경우, 가산기를 가감산기로 이용한다.전가산기전가산기는 반가산기 2개와 논리합 1

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
실험23_계수기 회로_결과레포트

실험23. 계수기 회로실험일 : 2000 년 00 월 0 일제출일 : 2000 년 00 월 0 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. 실험이론⑴ 계수기 ... 회로계수기는 JK flip-flop(이하 FF)의 toggle동작을 이용하여 입력되는 Clock의 수를 세는 디지털 회로이다.그림 23.1 2-bit 계수기계수기내의 JK FF ... 의 4배가 된다.이를 timing diagram으로 나타낸 것이 그림 23.2이다.그림 23,2 Clock과 출력 ,의 파형⑵ MOD-2{} ^{n} 계수기 회로의 구동 원리

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
[예비레포트] 멀티플렉서를 이용한 조합논리

1 실험제목: 멀티플렉서를 이용한 조합논리2 실험 목적멀티플레서를 이용한, 비교기 및 패리티 발생기 회로의 구성 및 시험N-입력 멀티플렉서 하나를 이용한 ,2N개의 입력을 갖 ... 는 진리표의 회로 구현시험회로에서의 가상적 결함에 대한 고장진단.3 준비물(실험용 기기 및 부품)74151A멀티 플렉서/데이터 선택기7404HEX인버터LED1개저항3301개 1.0K4 ... 개4 관련이론멀티플렉서란?=MUX여러 개의 입력 중 하나를 선택해 출력으로 내보내는 논리 회로이다.어떤 입력을 출력으로 보낼지 결정하는 CONTROL INOUT핀이 따로 존재

리포트 | 4페이지 | 1,000원 | 등록일 2019.07.22

다운로드 장바구니
[디지털공학실험] 논리회로의 간소화, 예비레포트

논리회로의 간소화예비 레포트1. 실험제목 : Chapter 8. 논리회로의 간소화2. 실험목적? 무효 BCD-코드 감지기에 대한 진리표 작성? 카르노 맵을 이용한 표현식의 간소 ... 의 초과를 야기한다는 점을 기억하라. 이러한 문제를 해결하기 위해 출력을 반전시켜 X가 LOW 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하기보다는 수요하도록 반전되어 있다. ... 화? 간소화된 표현식을 구현하는 회로의 구성 및 시험? 회로 내 결함에 의한 영향 예측3. 실험 장비 및 부품7400 NAND 게이트모든 입력이 1인 경우 0이 출력되며 그 외

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.10

다운로드 장바구니
논리회로실험-2014-Multiplex

하여 출력하는 논리 회로이다.2 ^{n}개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보 ... 가 단일 출력선을 통하여 신호를 전송하는 회로이다.[ 그림 1 ] multiplexer이번 실험에서는 위와 같은 multiplexer를 VHDL로 설계하는 것이다. 실험에서 최종 ... 1. Purpose1) 2 to 1 mux 모듈을 component로 선언하여 8 to 1 mux를 설계한다.2) 입력에 따른 mux의 동작특성을 이해한다.3) 내부 신호 및 c

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
디지털 실험 7장(가산기,감산기) 결과보고서

(overflow) 검출로 부호화 수의 가산기 설계를 완성한다.2. 실험순서1) 그림 7-5는 2진수를 Excess-3코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약 ... 실험 6장 비교기1. 실험목적- 가산, 감산 연산을 구현해 본다.- 4비트 2진수를 Excess – 3 코드로 변환하는 변환기를 설계, 구현, 실험한다.- 3 오버 플로우 ... ) 설계로부터 회로를 구성한다. 진리표 7-3에 나열된 대로, 모든 가능한 입력을 시험한다. 출력은 LED로부터 바로 읽어진다. 논리 1일 때, LED는 ON이 되고 논리 0일 때

리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
회로실험I 결과보고서 - 반가산기와 전가산기

회로실험I 7주차 결과보고서실험 6. 반가산기와 전가산기실험 준비물(1) 전원공급기(GW GPC-3020A) 1대(2) 오실로스코프(3) 브레드보드? SN7400(Quad 2 ... )? SN7486(Quad 2-input XOR Gate)실험(1) 다음 회로를 구성하고 진리표를 작성하라.ABSC*************101(2) 을 확장하여 다음 회로를 구성 ... 다. 다음엔 조심해야겠다.일반적인 회로보다 논리 회로가 훨씬 재미있다. 실험 5에서도 NAND와 인버터가 만나면 결국 AND가 된다는걸 실험 메이트에게 말해줬더니 신기해하

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
논리 소자 결과보고서

1. 실험 제목논리 소자2. 목적 및 목표멀티심 프로그램을 응용하여 전압과 NOT 게이트 출력 전류를 스위치 상태를 변화 시키면서 측정하는 방법을 알아보자. 3. 관련 이론TTL ... IC의 핀 번호NOT의 논리소자 연결 방법: 7404칩의 Vcc 자리에 5v전압을 인가하고 GND 연결하면 회로안의 NOT게이트가 동작하게 됩니다.LED로 출력전압 확인하기 ... , 반대쪽이 0V이고 LED가 꺼져있다면 LED -극쪽이 5V, 반대쪽이 0V 이다.4. 실험 과정1) 그림1의 회로도를 보고 브래드 보드에 회로를 만드시오.

리포트 | 6페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

다운로드 장바구니
멀티플렉서를 이용한 조합논리 결과보고서 A+

Experiment-Report(9장 멀티플렉서를 이용한 조합논리)1. 실험목적멀티플렉서를 이용하여 비교기와 패리티 발생기를 설게하고 그 회로를 시험한다.2 x N 입력의 진리표 ... 에서 두가지 방법이 있는데 이번에는 불이 들어오게끔(HIGH일 때 불이 들어오게끔) 점프선을 연결했다.3. 결과 분석이번 실험은 멀티플렉서를 이해하고 이를 회로로 구현하는 작업이 ... 에 연결하면 회로는 동작하지 않는다. select값에 따라 원하는 결과를 출력할 수 있는데 이번 실험에서는 홀수번 출력을 했다. Select가 001일때는 인풋 1이 출력

리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
디지털 실험 4장(논리대수와 드모르간 정리, 간소화) 결과 보고서

실험 4장 논리대수와 드모르간 정리, 간소화1. 실험목적-실험적으로 Boolean 대수의 여러 법칙을 증명한다.-규칙 10과 11을 증명할 회로를 구성한다.-실험적으로 4입력 ... 변수를 갖는 회로의 진리표를 결정하고, 수학적으로 등가인지를 증명하기 위해 드모르간 정리를 이용한다.2. 실험순서1) 그림 4-1에 제시된 회로를 구성한다. 전원은 5.0V로 고정 ... 었다고 판단했다. 같은 이유로 실험2,3,4의 오차 원인을 생각했다.4. 고찰이번 실험을 통하여 실험적으로 불 대수의 여러 법칙을 증명할 수 있다는 사실을 알아내었고, 회로를 구성할 수

리포트 | 4페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우 ... ) DecoderN비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직이다. Encoder의 반대 로직이다.추가적으로 이번 실험에서 만드는 3x8 Decoder의 진리표 ... 는 selector (S) 에 의해 제어된다.(5) Karnaugh Map을 활용한 최적화이 과정은 아래의 수행과제에 포함하였다.2. Materials & Methods (실험 장비

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니

이전10개 47 48 49 50 515253 54 55 56 다음10개

파워링크

신청하기