• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(21,177)
  • 리포트(19,198)
  • 시험자료(1,100)
  • 방송통신대(422)
  • 자기소개서(232)
  • 논문(109)
  • ppt테마(66)
  • 서식(35)
  • 노하우(9)
  • 이력서(5)
  • 전문자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

atmega128 암기노트 verilog atmega128 프로젝트 컴퓨터네트워크 전전설3 IPv4사용 고갈 ipv6 FPGA adder 컴활2급
판매자 표지는 다운로드시 포함되지 않습니다.

"4비트" 검색결과 81-100 / 21,177건

  • 자료 표지
    전자계산기 구조 (1.f(a, b, c) m(2, 4, 6, 7)의 진리표를 작성하고, A, B 그리고 B, C를 각각 선택선으로 했을 때, 4 x 1 멀티플렉서(Multiplexer) 블록도를 설계하여 도시하시오.2.4K ROM 1개와 1K RAM 사용하여 8비트 마이크로컴퓨터를 설계하여 그림을 그리고 반드시 각각 Ram 칩 번호를 다르게 설정하고,)
    ) 선택선 B, C2. 2번 문제(5주차 2차시 - 메모리 모듈, 134p)4K ROM 1개와 1K RAM 사용하여 8비트 마이크로컴퓨터를 설계하여 그림을 그리고 반드시 각각 Ram 칩 ... 원격평생교육원주어진 5개의 문제 중 4개 선택해서 풀기전공 : 컴퓨터공학과목 : 전자계산기구조목 차1. 1번 문제 ... ..............................................................Page.21.1 진리표1.2 4 x 1 멀티플렉서2. 2번 문제
    리포트 | 9페이지 | 10,000원 | 등록일 2021.10.18
    다운로드 장바구니
  • 자료 표지
    VHDL코드를 이용한 4비트 감가산기 구현
    디지털 시스템 Term project 포트 폴리오설계 과제명Digicom V3.32와 quartusII를 이용한 4비트 감가산기 구현과목명디지털 시스템담당교수ooo 교수님기간 ... -설계 배경디지털 시스템 수업시간에 익힌 내용을 토대로 quartus로써 vhdl code를 작성하여 Digcom v3.2로써 3단스위치와 세그먼트를 이용한 4비트 감가산기를 구현하기 ... 으로 지정하여 스위치를 온 시키는 해당 위치의 값에 ‘1’을 대입하여 0000(2)에서 1111(2)까지 값을 입력②왼쪽의 4비트를 a, 오른쪽의 4비트를 b 로 지정하여 sw라는 3단
    리포트 | 8페이지 | 1,000원 | 등록일 2020.05.19
    다운로드 장바구니
  • 자료 표지
    Verilog로 고성능의 12비트 곱하기 4비트의 multiplier를 설계 (레포트, 설계파일)
    1. 설계목적Verilog HDL을 이용하여 고성능의 12비트 곱하기 4비트의 multiplier를 설계한다.2. 설계사항Multiplier는 기본적으로 partial
    리포트 | 2페이지 | 3,000원 | 등록일 2020.04.15
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)
    을 구하고 파형을 분석한다.-4비트 가산기의 구현 조건1. 1bit full adder의 동작을 포함한다.2. 1bit full adder를 설계할 때 XOR연산을 사용하지 않는다.3 ... fulladder_4를 선언하고, port를 선언할 때 입력 X, Y는 4비트 버스 입력으로, Sum은 4bit 버스 출력으로 선언한다. 4bit full adder의 아키텍처 선언 ... 을 받아 다음 비트 가산기의 입력이 된다.Figure SEQ Figure \* ARABIC 2 4bit full adder를 구현한 코드Testbench 코드 작성테스트벤치 코드
    리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21
    다운로드 장바구니
  • 자료 표지
    4bit fulladder 설계
    4-비트 전가산기를 설계에 1-비트 전가산기가 필요하기 때문에1-비트 전가산기를 구성해보았다.아래 소스는 4-비트 전가산기의 소스이다.아래 소스는 4-비트 전가산기의 test
    리포트 | 3페이지 | 1,000원 | 등록일 2015.01.22 | 수정일 2015.12.10
    다운로드 장바구니
  • 자료 표지
    결과보고서 - 4bit ALU
    ]};assign carryout=w[4];endmodule비트 수가 늘어나면서 carryin을 1-bit Full Adder처럼 쉽게 처리할 수 없게 되었다. 앞의 Half에서 넘어오 ... : 전기전자전파 공학부 ㅇㅇㅇ 학번 :실험조 : 7조 실험일 :실험제목4-Bit ALU구현실험목표4-bit ALU 디지털 회로를 설계한다.실험 결과하위 모듈을 이용하여 16 to 1 ... :0] y;// two 5-bit inputs, one 5-bit output, s is the 1-bit selectorwire [4:0] w0, w1;assign w0={5{s
    리포트 | 7페이지 | 2,000원 | 등록일 2017.11.08
    다운로드 장바구니
  • 자료 표지
    Verilog를 사용한 설계과제(4bit CLA 모듈, State table)
    HW 1설계 코드와 주석테스트벤치 코드테스트벤치에서 초기값을 0으로 선언한 후, #100을 통해 a, b, ci에 100ns 뒤에 각각 4bit씩 입력하였다.시뮬레이션 결과고찰 ... 다. CLA의 확장 방정식은 인터넷을 참고해 코딩하였다.이 확장 방정식에 의해 C0~C3의 값이 결정된다. 4bit adder로서 sum이 [3:0] carry_out 1bit로 4 ... CLA란 아래 비트부터 carry를 전달하는 Ripple-carry adder 대신에, 한번에 각 비트에서 carry의 발생여부를 판단해 덧셈 시간을 획기적으로 단축하는 방법이
    리포트 | 14페이지 | 1,000원 | 등록일 2020.04.03
    다운로드 장바구니
  • 자료 표지
    4bit up counter
    결 과 보 고 서2주차4bit up Counter분반 :성명 :학번 :실험일:- 실험결과1. 코드설명`timescale 1ns/100ps//시간의 단위를 각 1ns의 크기 ... 변화를 발생한다.qout값은 출력값이며 매 클락이 변할때마다 1씩 감소하는 다운카운터의 모습을 나타낸다.2번.1번의 고찰에서 설계한 4bit down counter를 ISE를 이용 ... 하여 합성하여 programming하고 ZedBoard에서 7 Segment LED 변화를 확인하고 표를 채운다.4bit down counter는 클락 펄스가 올라갈 때
    리포트 | 6페이지 | 1,000원 | 등록일 2015.03.13
    다운로드 장바구니
  • 자료 표지
    4BIT패리티체커
    11월/4주4BIT패리티체커기-회로도11월/4주4BIT패리티체커기-부품배치도품 명규 격수량품 명규 격수량품 명규 격수량품 명규 격수량TTL ICSN74861저항(4/1W)330 ... Ω1스위치PB SW4만능기판28X21SN740011㏀4트랜지스터2SC181521IC 소켓14PIN210㏀1LED적색111월/4주4BIT패리티체커기-조립 패턴도------------- ... ------------------------------------------------------------------------11월/4주4BIT패리티체커기 -조립 패턴도
    리포트 | 2페이지 | 1,000원 | 등록일 2013.10.04
    다운로드 장바구니
  • 자료 표지
    4Bit Carry Look Ahead Adder
    4Bit Carry Look Ahead Adder
    리포트 | 5페이지 | 2,000원 | 등록일 2015.12.07 | 수정일 2015.12.12
    다운로드 장바구니
  • 자료 표지
    32bit CLA whith 4bit blocks
    ;wire w0, w1, w2, w3, w4, w5, w6;cla4 cla4_0(.cin(cin), .a(a[3:0]), .b(b[3:0]), .s(s[3:0]), .cout(w0 ... ));cla4 cla4_1(.cin(w0), .a(a[7:4]), .b(b[7:4]), .s(s[7:4]), .cout(w1));cla4 cla4_2(.cin(w1), .a(a[11:8 ... ]), .b(b[11:8]), .s(s[11:8]), .cout(w2));cla4 cla4_3(.cin(w2), .a(a[15:12]), .b(b[15:12]), .s(s[15
    리포트 | 3페이지 | 1,000원 | 등록일 2013.10.29 | 수정일 2014.03.29
    다운로드 장바구니
  • 자료 표지
    (4비트 카운터)
    1. 실습 제목4bit counter2. 실습 목표Verilog HDL을 통해 4bit counter를 설계하고, modelsim 프로그램을 통해 simulation과 FRGA ... ff=ff_in;2) cnt ... );reg[3:0] cnt;assign out=cnt;always@(posedge clk) begin -> clk 상승할때의 신호 if(!rst) cnt
    리포트 | 4페이지 | 1,000원 | 등록일 2011.12.15
    다운로드 장바구니
  • 자료 표지
    결과보고서 - 4bit Adder Subtractor
    : 전기전자전파 공학부 ㅇㅇㅇ 학번 : 0000000000실험조 : 7조 실험일 :실험제목Adder/Subtractor실험목표4Bit Adder/Subtractor를 설계한다.실험 결과 ... 4Bit Adder/Subtractor를 만들기 위해 먼저 Full Adder를 만들었다.line 1 : fulladd 라는 모듈을 선언해주고 변수를 지정해 준다.line 2 ... : input은 in1, in2, carryin으로 한다.line 3 : output은 sum, carryout으로 한다.line 4 : 연접 연산을 우변에 사용하였으며, 1bit
    리포트 | 3페이지 | 1,500원 | 등록일 2017.11.08
    다운로드 장바구니
  • 자료 표지
    4비트 전감가산기
    A0+B3B2B1B0→C4S3S2S1S0)※ 1Bit 전가산기(FA)3) 4비트 전감산기- 일반적으로 뺄셈은 보수의 덧셈으로 변환하여 수행할 수 있다. 예를 들어 뺄셈 A-B는 A ... ? 설계 제목 - 4비트 전감가산기 ?설계 목표- 4비트 전가산기와 전감산기의 원리를 이해한다.배경이론1) 4비트 전가산기 설계- 이진수의 한자리수을 연산하고, 하위의 자리올림수 ... *************101110100011011011010111112) 4비트 전가산기- 전가산기를 몇개로 조합하는 과정에 의하여 임의의 자리수의 이진수 가산기를 구성할 수 있다. 아래그림은 4비트 가산기의 회로도이다. (A3A2A1
    리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 자료 표지
    Accumulator 레지스터를 이용한 4bit*4bit 곱셈기(Logic works)
    어큐물레이터 레지스터 + 쉬프트 레지스터 + 컨트롤 파트로 이루어진 4비트 곱셈기입니다. 제대로 작동하고 complete받았습니다.
    리포트 | 7,000원 | 등록일 2015.01.06 | 수정일 2018.08.23
    다운로드 장바구니
  • 자료 표지
    WSi2 word-line 및 bit-line용 spacer-Si3N4 박막의 증착
    한국재료학회 안승준, 김대욱, 김종해, 안성준, 김영정, 김호섭
    논문 | 5페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05
    다운로드 장바구니
  • 자료 표지
    디시설 - 4비트 가산감산기 , BCD 가산기
    결과 보고서( 4비트 가산/감산기 , BCD 가산기 )제목4비트 가산/감산기 , BCD 가산기실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이 ... 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.실습 내용실습 결과4비트 가산기VHDL코드- 코드 주요 내용 및 동작 부분 해석package 선언 : 1 ... ~3행에서 데이터 비트를 4로 정의했기 때문에, a, b의 범위는 0~15의 크기를 갖는다는 것을 나타낸다.entity 선언 : 입력 a, b는 integer 타입으로 4비트씩이
    리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    디지털논리회로verilog(full adder, 4bit full adder, comparator, 4bit comparator)
    디지털 논리 회로 verilog 과제학과학년학번이름이번 과제는 verilog 프로그램을 통해서 full adder, 4bit full adder, comparator, 4bit ... 있음을 확인할 수 있었다.2. 4bit full adder4bit full adder은 4개의 full adder를 이용하여 구형할 수 있다. 이때 4bit의 더하려는 두수를 X ... (x3x2x1x0)Y(y3y2y1y0)라 하고 결과를 S(Couts3s2s1s0;4bit의 두 수를 더하면 5bit까지 나올 수 있다.) 라고 하면 첫 번째 자리의 x0,y0
    리포트 | 6페이지 | 1,000원 | 등록일 2017.01.06
    다운로드 장바구니
  • 자료 표지
    4비트에더기
    그래프와 사진자료입니다.
    리포트 | 2페이지 | 1,000원 | 등록일 2010.11.13
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]1bit 비교기 와 4bit 비교기
    > 2) 4bit 비교기① 두 입력이 같으면 EQ='1' , 나머지는 '0' 을 출력.② A값이 B값보다 크면 AGB='1' , 나머지는 '0' 을 출력.③ A값이 B값보다 작 ... 1. 실험 내용 1) 1bit 비교기두 입력이 서로 같은지 또는 다른지를 비교하여 알려주는 회로로써 두 입력이 같으면 '1'을 출력하고, 다르면 '0'을 출력하는 회로 ... bit is end tb_comp_1bit; architecture tb_comp_1bit_arc of tb_comp_1bit is signal
    리포트 | 5페이지 | 1,000원 | 등록일 2015.07.07
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 09월 06일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:59 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기