"4비트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 암기노트 verilog atmega128 프로젝트 컴퓨터네트워크 전전설3 IPv4사용 고갈 ipv6 FPGA adder 컴활2급

판매자 표지는 다운로드시 포함되지 않습니다.

"4비트" 검색결과 181-200 / 21,177건

Flowrian Tool을 이용한 4bit counter 설계

하여 넣어주었으나 뒤에서 Cascade를 이용한 8bits Counter를 구현하기 위하여 위와 같이 1로 고정시키는 input으로 지정해주었다. Out은 4bits 출력 단으로 각각 ... , out, out_co, in_co가 존재한다. 4bits counter에서는 단순히 clk와 reset, out 신호에 주목해서 분석을 해보면 된다. 주어진 데이터에 따라 clk ... 면 총 8bit의 counter가 설계 되고 이는 아래와 같은 결과를 가지게 된다. 여기서 out은 8bit의 출력 단으로 각 counter에서 4개씩을 가져가다 만들었다. 4

리포트 | 3페이지 | 1,500원 | 등록일 2009.09.01

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습10-(4-bit Adder 회로 설계)

실습 목적 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.이론부 요약부울 대수 : 논리학을 수학적으로 해석하기 위해 고안 되었으며 변수, 상수, 연산자, 기본 공리 및 정리로 구성된다. 0과 1로 표현하며 변수는 일반적으로 A, B,..

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습10-(4-bit Adder 회로 설계)

(A) 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 본 실험은 조합논리회로의 설계방법을 기본으로 조합논리회로를 설계하는 것을 기본으로한다. 결과 값은 0.2%이하의 오차를 기록하며 예상 값과 매우 일치하게 나왔다.(B) 설계실습계획서에..

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
설계실습 10. 4-bit Adder 회로 설계 결과

설계실습 10. 4-bit Adder 회로 설계1. 설계실습 내용 및 분석(1) 설계실습 계획서 (3)에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 ... 0000.18V0.18V004.64V2.54V0.17V04.64V02.55V0.17V04.63V4.63V0.18V2.63V4.64V002.49V0.17V4.64V04.64V0.18V2 ... .63V4.63V4.63V00.18V2.57V4.42V4.42V4.42V2.53V2.55V(2) 설계실습 계획서 (4)에서 그린 XOR gate를 이용한 다단계 전가산기 회로

리포트 | 2페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
아주대 논리회로 김영진교수님 - 프로젝트(4비트 2의 보수회로)

과 같이 순차적으로 진행해야 된다. 4비트 2의 보수회로에 대한 회로에 대한 진리표를 작성한다.end process;end TB_ARCHITECTURE;c

리포트 | 11페이지 | 2,500원 | 등록일 2013.03.04

다운로드 장바구니
verilog code - (combo kit) 4bit 2진 덧셈기를 led로 출력

key matrix module을 지운 kit_4adder_led(combo1 kit에 맞춘 code)▶ 수정된 keyin 모듈 코드 (원래의 코드는 주석으로 처리)▶ 수정 ... 된 kit_4adder_led 모듈 코드※ 코드를 수정하는 이유이 전에 코딩했던 모듈들은 keypad의 입력을 scan하여 keypad 값을 알아내야 하는 comboⅡ에 맞도록 설계 ... 에서는 필요가 없는 모듈이다.그러므로 keymatrix 모듈은 삭제하고 keyin 모듈과 kit_4adder_led모듈, 그리고 tb_kit_4adder_led 테스트벤치를 수정하였다.

리포트 | 4페이지 | 1,500원 | 등록일 2014.04.25

다운로드 장바구니
verilog를 이용한 부호있는 4bit 곱셈기(multiplier) 설계 및 분석

] mcand; //4bit인 multiplicandinput [3:0] mplier; //4bit인 multiplieroutput [6:0] product; // multiplicand ... ] B; //multiplicand를 받는 4bit registerreg [4:0] addout; //4bit adder에서 덧셈 연산 후 나온 결과reg [3:0] comout ... ; //보수기에서 보수 연산 후 나온 결과reg [3:0] ACC, ACC_M; //ACC : 4bit adder에서 계산된 결과를 저장, ACC_M : multiplier 저장reg

리포트 | 10페이지 | 1,500원 | 등록일 2011.12.18

다운로드 장바구니
[Verilog] 프로세서 구조 4bit Ripple Adder & 4-to-1 Multiplexer (4비트 리플 애더, 4-to-1 멀티플렉서)

4bit Ripple Adder - 회로도, 소스, 진리표, 타이밍다이어그램4-to-1-Line Multiplexer - 회로도, 소스, 진리표, 타이밍다이어그램

리포트 | 2페이지 | 1,000원 | 등록일 2010.06.12

다운로드 장바구니
설계실습 10. 4-bit Adder 회로 설계 예비

설계실습 10. 4-bit Adder 회로 설계1. 목 적조합 논리회로의 설계 방법을 이해하고 조합 논리회로의 한 예로 가산기 회로를 설계한다.2. 실험 준비물- 직류전원장치 1 ... (74LS32) 5개- Quad 2 Input XOR Gate(74LS86) 2개- 4-bit binary adder(74LS83) 1개- LED 10개- Toggle Switch ... 를 설계하여라.(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계하여라.(5) 4-bit Adder 회로를 위의 전가산기 회로를 이용해 설계하여라.

리포트 | 3페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
[Flowrian] 4 Bit Binary Up/Down Counter (TTL 74193) 회로의 Verilog 설계 및 검증

동작사양본 회로는 4비트 이진수를 증가하는 방향으로 혹은 감소하는 방향으로 카운팅하는 카운터회로이다. 다른 카운터와 다른 특징은 카운팅 증가와 감소 클럭이 별개로 사용된다는 점이

리포트 | 9페이지 | 1,000원 | 등록일 2012.09.29

다운로드 장바구니
마이크로프로세서 4비트 설계(맥스플러스)

한다. 컴퓨터는 전가산기를 반가산기라고 하는 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.1 비트 전가산기 설계 (회로)1 비트 전가산기 설계 ... (심볼)1 비트 전가산기 설계 (시뮬레이션)11*************0100110110010100110000000CSCBA4비트 Full Adder 설계 (회로)4비트 Full ... Adder 설계 (심볼)4비트 2진 곱셈기2진수의 곱셈은 10진수에서와 동일한 방법으로 이루어진다. 피승수(multiplicand)를 최하위 비트에서 시작하는 승수

리포트 | 22페이지 | 3,000원 | 등록일 2008.01.15

다운로드 장바구니
RADIX - 4 BOOTH ENCODE wallace tree 20bit multipiler

; wire [21: 0] mz0, mz1, mz2, mz3, mz4, mz5, mz6, mz7, mz8, mz9 ... ; wire [17: 6] c1; wire [16:11] q2_1; wire [16:15] q4; booth U ... , a, b[ 4: 2]); booth U03_BOOTH ( mz3, a, b[ 6: 4]);

리포트 | 7페이지 | 2,500원 | 등록일 2010.08.02

다운로드 장바구니
4bit circular shift register (Xillinx, Verilog, 소스코드, 파형포함)

HW5정보통신공학부■ Code / 시뮬레이션 파형`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company:// Enginee..

리포트 | 6페이지 | 1,500원 | 등록일 2012.04.02

다운로드 장바구니
[Flowrian] 4-Bit Magnitude Comparator (TTL 7485) 회로의 Verilog 설계 및 검증

-본 회로는 2개의 4빈트 정수의 크기를 비교하여 어느 것이 더 큰지 혹은 같은지를 알려주는 비교기 회로이다. 단지 4비트의 정수 비교에만 사용하지 않고 하단의 비교 결과와 연동 ... 하여 더 많은 비트의 정수를 비교할 수 있도록 확장이 가능하도록 설계되었다.-TTL7485 회로에 대한 문서에는 게이트들로 구성된 조합논리회도로가 제공되지만 본 문서에서는 레지스터 전송 수준

리포트 | 13페이지 | 1,000원 | 등록일 2012.05.09

다운로드 장바구니
UP-DOWN COUNTER(4-bit) 설계

? UP-DOWN COUNTER(4-bit) 설계용어 설명용어조건기능ud1up-counter0down-counterovf15→01 (15에서)udf0→151 (0에서)우선순위 ... // 4초가 주기인 clock 발생// 0ns일 때의 값들 넣어줌, 출력값은 reset됨en=1, load=0, din=5로 고정.// 5ns일 때 reset이 0이되어 ud=1이 ... 면서 udf가 1을 표시.4. ud=d으로 바뀐 시점부터 up되어 F까지 오면, 다시 0으로 돌아오면서 ovf가 1을 표시.② en, load의 작동 Testbench// Time을 1

리포트 | 5페이지 | 1,500원 | 등록일 2008.09.03

다운로드 장바구니
carry look ahead 방식의 이해를 통해서 4bit adder의 설계

목표: carry look ahead 방식의 이해를 통해서 4bit adder의 설계1. CLA 방식의 ADDERSource code 및 code 분석module carry ... _lookahead_4bit_adder(a,b,c0,s,c4); // carry_lookahead_4bit_adder라는 모듈 설정input [3:0] a,b; // a, b라는 4 ... bit 입력값 설정input c0; // 초기 carry c0라는 입력값 설정output [3:0] s; // s라는 sum을 의미하는 4bit 입력값 설정output c4; // c

리포트 | 9페이지 | 5,000원 | 등록일 2011.06.08 | 수정일 2015.06.21

다운로드 장바구니
블록문이 있는 네스티드 if문 설계, 2X4 디코더 설계, 4비트 단위의 2x1 데이터 셀렉터 설계

통신회로 및 실습과제 [5] 블록문이 있는 네스티드 if문 설계, 2X4 디코더 설계, 4비트 단위의 2x1 데이터 셀렉터 설계하기정보통신공학과2010160101 윤희진2013 ... Model-실행결과< 4비트 단위의 2X1 데이터 셀렉터 >1.소스 작성- Verilog Module-Synthesize – XST-Verilog Test Fixture ... .05.211. 소스작성-Verilog Module-Synthesize – XST-Verilog Test Fixture-실행결과< if문을 사용한 2X4 디코더 설계>1.소스 작성

리포트 | 5페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
[전기.전자] 4Bit 가산기 발표자료(ppt), 구현동영상

프로젝트 결정과정회로도 결정과정 분.초 단위의 디지털 시계 7-Segment를 이용한 덧셈기 LED를 이용한 4bit 가산기작동원리74LS00 회로와 Switch를 통해서 임의 ... 9(1), R9(2)는 출력을 1001(9) 상태로 한는 프리셋 단자이다. 74LS90의 출력 Qd, Qc, Qb, Qa 는 74LS83의 B4, B3, B2, B1의 입력으로 전달

리포트 | 16페이지 | 3,000원 | 등록일 2011.07.17

다운로드 장바구니
판매자 표지

FPGA를 이용한 디지털 시스템 설계(인하대) Booth algorithm, 16bit multiplier (problem 4-21, 4-22 중간고사 코딩) 보고서

에서 언급한다.1 - 3. 실험과정 및 소스코드.우리가 설계하고자 하는 것은 8bit Booth algorithm multiplier이다.8비트의 수를 곱하는 것이므로 승수 ... FPGA를 이용한 디지털시스템 설계 REPORTProblems 4-21, 4-22설계Problems 4-21. Booth Algorithm1 - 1. 문제목표Problems 4 ... -21의 목표는 Booth Algorithm을 베릴로그를 이용하여 설계하고 시뮬레이션을 통해 동작을 확인하는 것이다.1 - 2. 문제접근방법Problem 4.21의 Booth

리포트 | 19페이지 | 2,500원 | 등록일 2014.11.27 | 수정일 2015.10.02

다운로드 장바구니
디지털 설계과제 4-bit 계산기 구현

II-1. 프로젝트 개발 목적1. 개발 목적강의시간에 배운 내용을 실제 구현함으로써 학습 효과를 높인다. 반가산기, 전가산기, 전감산기의 구성 및 동작 원리를 이해한다. MAX+plus II의 사용법을 익히고 실제로 구현해 본다.우리사회는 이제 디지털 정보사회로 성숙되..

리포트 | 28페이지 | 4,000원 | 등록일 2009.04.09 | 수정일 2017.03.31

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기