"4비트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 암기노트 verilog atmega128 프로젝트 컴퓨터네트워크 전전설3 IPv4사용 고갈 ipv6 FPGA adder 컴활2급

판매자 표지는 다운로드시 포함되지 않습니다.

"4비트" 검색결과 21-40 / 21,177건

4가지 운영모드와 128/256-비트 키 길이를 지원하는 ARIA-AES 통합 암호 프로세서 (A Unified ARIA-AES Cryptographic Processor Supporting Four Modes of Operation and 128/256-bit Key Lengths)

한국정보통신학회 김기쁨, 신경욱

논문 | 9페이지 | 무료 | 등록일 2025.07.13 | 수정일 2025.07.20

다운로드
4비트 CLA 가산기 verilog 설계

들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit ... .vtb_CLA_4bit.vmodule CLA_4bit(input [3:0] A,B ,input Cin,output [3:0] S,output Cout);wire [3:0] G,P ... S = P ^ C;endmodule`timescale 1us/10nsmodule tb_CLA_4bit;reg [3:0] A;reg [3:0] B;reg Cin;wire [3:0

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전류모드 CMOS 4치 논리회로를 이용한 64×64-비트 변형된 Booth 곱셈기 설계 (Design of a 64x64-Bit Modified Booth Multiplier Using Current-Mode CMOS Quarternary Logic Circuits)

한국정보처리학회 김정범

논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
디코더, mux, comprator, 4비트 감가산기

논리회로 및 실습결과 레포트1. 제 목 : Decoder, Mux, Comparator, 4bit-adder-subtractor2. 내 용 :Decoder위 식에서는 2개의 입력 ... ,s0값을 ct1_s로 지정해줍니다. I는 4자리 이므로 4bit를 선언해주고 s는 2자리 이므로 2bit그리고 각각의 입력값에 대입값을 입력했습니다.Comparator구할려고 하 ... ,2번의 연산이기에 |(or)가 됩니다. 1번째 빈칸은 a1과b1의 xor이기에 ^이 답이 됩니다.=(((a0&(a0^b0))'|(a1^b1))&(a1&(a1^b1))')'4bit

리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
4 to 2bit binary encoder 설계 베릴로그

. 입력이 4비트로 들어오면 맨 뒷자리 부터 0이 몇 번째 idx에 처음으로 등장했는지 확인해야함 . 이 회로는 AND게이트를 하나 사용해서 EI가0이면 아무값도 안나오게하 ... -//// File : en2_TB.v// Generated : Fri May 4 12:35:33 2018// From : c:\My_Designs\en\en\src\TestBench\en2 ... -#10 D=4'b1001; EI=0;#10 D=4'b1101; EI=0;#10 D=4'b0000; EI=0;#10 D=4'b0010; EI=0;#10 D=4'b0100; EI=0

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC ... 아 2개의 출력, 즉 합과 새로운 자리 올림수를 생성한다. 컴퓨터는 전가산기를 반가산기 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다. 이러 ... 한다. 이를 토대로 진리표를 작성하면 다음과 같다.XYZDB0000000111010110110110010101001100011111Ⅲ 설계? 4비트 전감가산기의 회로도를 설계하고 진리표

리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
2차원 히스토리 풀과 슬라이딩 윈도우를 이용한 MPEG-4 비디오 프레임 기반 비트 생성율 제어 방법 (MPEG-4 Video Frame-based Bitrate Control using 2D History Pool and Sliding Window)

한국정보과학회 박광훈, 이윤진

논문 | 12페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드
FPGA 16스위치에서 7세그먼트출력 & 4비트가산기에서 7비트세그먼트출력

하여 합산하여 나온 출력값을 dis_seg 을 이용하여 출력 c_out이 최상위비트이고 출력 s인 4bit를 더해서 총 5bit가 나오는 4bits 가산기(스위치입력)의 5개 7-s ... even segment digit에서 y0에 대한 값을 14bit이기 때문에 HEX0(0)부터 차례대로 14개를 대입하였더니 프로그래머에서 fail되었다.

리포트 | 10페이지 | 1,500원 | 등록일 2020.10.22 | 수정일 2021.04.15

다운로드 장바구니
[디지털회로 실험] verilog 4비트 계산기 설계

쿼터스, 모델심사용하였고 사용언어는 베릴로그 입니다.mux, 가산기, decoder, rom, ALU 등 따로 설계하여 합치는 방식으로 설계해서 각각의 회로에 대해서도 자세히 확인할수 있습니다.각각 회로들에 대해서 쿼터스설계(회로구조), 베릴로그 파일, 테스트벤치파일로..

리포트 | 3,000원 | 등록일 2020.09.07 | 수정일 2023.03.12

다운로드 장바구니
[예비보고서] 9.4-bit Adder 회로 설계

예비 보고서설계실습 9. 4-bit Adder 회로 설계9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.(답안)ABCinSCout0 ... 을 2 bits로 나타낸다.(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(답안)앞서 간소화 된 S와 Cout을 XOR을 이용하여 표현하면 다음 ... Bit 가산기 회로를 설계한다.(답안)(C)에서는 AND,OR,NOT 게이트를 이용하여 다소 복잡한 Full Adder 논리 회로를 설계하였다. (D)에서는 XOR 게이트를 활용

리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)

을 진행하였다. 특히 full adder를 병렬로 연결할 시, 4-bit 뿐만 아니라 여러 개의 Full adder를 연결함으로써, half adder와 달리 모든 비트수에 대해 사용 ... adder로 입력 값인 A, B, Cin을 받고 (이 때, Cin은 남는 값을 내보내는 기능을 한다)합은 Sum으로 내보내는 단일 연산을 하였다.4bit에서는 1bit full ... 연산이라 Boolean expression으로 표현하기에는 dataflow 형식이 직관적이고 한 눈에 보기 쉬웠다. 4-bit full adder의 경우 gatelevel로 구현

리포트 | 7페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
아날로그 및 디지털회로설계실습 4-bit Adder

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 조합논리회로의 설계 방법을 이해하고 조합 ... 를 설계하여라.CoutS(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.SCout(E) 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계 ... 한다.3. 결론조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.참고 자료를 올려주신 조교님께 감사의 말씀을 드립니다. 기존의 학습했던 내용을 토대로 실습을 하면서 이해도가 높아졌습니다.4. 참고문헌- 아날로그 및 디지털회로 설계실습 교재

리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
4bit ALU 설계하기(회로 그림 X, 논리식 O)

아래 그림과 같이 회로 표현된 4bit ALU를 논리 식으로 작성다음의 논리 회로를 표로 작성하면 다음과 같다.Signal nameADDSUBLwSwBeqJInputsOp ... 4•f3•f2•f1•f0) + (••f5•f4•f3•f2•f1•f0)+ (•op0•f5•f4•f3•f2•f1•f0)ALUControl2= (op1••f5••••f1•) + (•op0•f5•f4•f3•f2•f1•f0)ALUControl3= 0

리포트 | 2페이지 | 2,000원 | 등록일 2020.11.13 | 수정일 2021.01.11

다운로드 장바구니
VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과

디지털공학실험 ? VHDL 실습(XNOR, MUX, FullAdder, 4 Bit FullAdder) 결과 보고서※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 ... 알 수 있다.? 4-bit Full-AdderABCinCoutS0 0 0 00 0 0 0100 0 0 10 0 0 10 0 0 0100 0 1 00 0 1 00 0 0 0100 ... 0 0< B를 0000으로, Cin을 1로 고정하였을 때 A값의 변화에 따른 Cout과 S 진리표>☞ 4-bit Full-Adder의 경우 모든 경우의 수를 따지면 매우 복잡

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
실습 9. 4-bit Adder 회로 설계 예비보고서

실습 9. 4-bit Adder 회로 설계9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물부품저항 330Ω ... , 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08 : 5개OR ... sum 형태의 불리언 식을 구한다.]Karnaugh 맵 을 보면같은 숫자끼리 2의 배수 단위(2개, 4개, 8개로 )로 직사각형 모양으로 묶고 나서 변하지 않는 고정값을 찾

리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
판매자 표지

A+ 결과보고서_4-bit adder와 회로설계

리포트 | 5페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
다층신경망 입력 0 ~ 9 까지의 4비트 이진수, 출력 세그멘트 LED 코드 (7비트)

이론 [순방향신경망]V1 = ( w1 ) x ( x ) V1을 φ(v) Sigmoid함수에 대입 = y1V2 = ( w2 ) x ( y ) , y를 입력으로 받음V2을 φ(v) Sigmoid함수에 대입 = y2다음 w가 없을 때 까지 반복e = d – y 정답에서 결..

리포트 | 10페이지 | 1,500원 | 등록일 2020.10.22 | 수정일 2021.04.15

다운로드 장바구니
Vivado를 이용한 half adder, full adder, 4 bit adder의 구현 예비레포트

Vivado를 이용한 half adder, full adder, 4 bit adder의 구현 예비레포트1. 실험 제목1) Vivado를 이용한 half adder, full ... adder, 4 bit adder의 구현2. 관련 이론- half adder반가산기는 이진수의 한 자릿수를 연산하고, 자리올림수는 자리올림수 출력에 따라 출력한다. AND, OR ... 결과Half Adder:Full Adder:4bit Adder:4. 참고 문헌[1] Copyright © 2022 Elsevier B.V. or its licensors or c

리포트 | 6페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder

1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 결과-half adder-full adder-4bit ... 은 심화버전인 half adder, full adder, 4bit adder를 직접 구현해 보았다. ‘디지털 공학’ 수업에서 배운 half adder 와 full adder ... 를 karnaugh map을 이용하여 간소화 시키고 그 둘을 합쳐서 4bit adder의 논리식도 구할 수 있었다. 상대적으로 코드가 간단한 half, full adder와 달리 4bit

리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
중앙대학교] 4-bit Adder 회로 설계 예비보고서

4-bit Adder 회로 설계9-1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물Register 330OMEGA

리포트 | 3페이지 | 1,000원 | 등록일 2021.01.05

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기