"아주대 논리회로"의 검색결과 입니다.

통합검색(484)
리포트(480)
자기소개서(3)
시험자료(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

74HC90 DAC 논리회로실험 논리회로실험 cmos Encoder Decoder 결과 4비트 dac 아주대 논회실 basic gates 아주대 논리회로 DAC hex inverter

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대 논리회로" 검색결과 81-100 / 484건

아주대학교 논리회로실험 실험4 예비보고서

의 선택 입력단자로 구성된 회로로 선택입력 단자가 0이면 B를 출력 선택 입력 단자가 1이면 A를 출력한다.같은 방식으로 4개의 데이터 입력단자, 2개의 선택 입력단자로 회로를 구성 ... 하면 다음과 같다.이러한 방식으로 선택 입력 단자와 데이터 입력 단자를 늘리면 여러 가지 멀티플렉서를 구성할 수 있다.ⅱ) 디멀티플렉서 (Demultiplexer)- 데이터 분배 회로 ... 하는 조합 회로. 출력선의 선택은 선택 입력의 비트 조합에 의해 결정된다.- 일반적으로 1개의 입력선과 n개의 선택신호선 그리고 2n개의 출력선을 가지며, 선택신호의 값에 따라 선택

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험6 예비보고서

에 의해 미리 정의되어 있는 셀들로 구성되어 있다. 표준 IC와 ASIC에 각각의 래치와 플립플롭의 셀을 독자적인 논리 게이트나 귀환 루프를 사용하여 귀환 순서 회로롤 설계 ... 할 수 있는 회로이며 순차 회로의 기본요소이다. 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. 디지털 공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 ... 1. 실험목적여러 종류의 filp-flop을 구성하고 그 동작 특성을 알아본다.2. 실험이론래치와 플립플롭은 대부분의 순차 회로를 구성하는 기본적인 블록이다. 래치와 플립플롭

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험8 예비보고서

)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해2. 실험이론카운터카운터라는 이름은 그림과 같이 상태도가 하나의 사이클을 포함하는모든 클럭드 순차 회로에 일반적으로 사용된다. 카운터 ... 하다. 출력은 EN이 유효할 때, 그리고 유효할 때에만 T의 상승 에지에서 토글한다. EN 입력에 연결된 조합 논리가 T의 상승 에지마다 어떤 플립플롭이 토글할지를 결정한다.첫 번째 그림 ... 한다. 이진 리플 카운터와 마찬가지로 동기 n비트 이진 카운터는 비트당 고정된 크기의 논리(인에이블이 있는 T 플립플롭과 2입력 AND 게이트)로 구현할 수 있다.첫 번째 그림의 카운터

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험10 예비보고서

1. 실험목적D/A와 A/D 변환기(converters)회로의 구성과 동작 원리에 대해 이해하고, 응용 능력을 키운다.-DAC : digital 신호를 analog 신호로 변환 ... 도에서 나타내고 있는 바와 같이 변환기는 저항회로망(resistornetwork)과 가산증폭기(summing amplifier)로 분류된다. 저항회로망은1, 2, 4, 8의 입력 ... 는다. 출력은 1개인데, 기호의 우측에 나타낸다. 두 번째에 전형적인 Op-Amp회로를 나타내고 있으며, 이 회로에 있어서, 비반전입력이 접지되어 있다. 2개의 저항R _{f},R

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험9 예비보고서

기 회로를 갖춘 마그네틱 테입이 대형 메모리의 예인데, 보통10 ^{12} 정도의용량을 갖고 있다.컴퓨터의 메모리는 주 메모리와 파일 메모리로 나뉜다. 주 메모리는 고속 반도체 ... 에 공급되어야 하는 전류의 양도 적지만, 재기록을 위한 부가회로가 필요하다.SRAM은 플립플롭으로 구성되어 있기 때문에 전원이 가해지고 있는 동안에는 플립플롭에 저장된 데이터가 계속 ... 해서 데이터를 저장하기 때문에 주기적으로 리프레쉬 동작을 해야 된다. 셀(Cell)의 구조가 간단하여 고집적 회로 실현이 가능하므로 용량이 큰 소자를 구현할 수 있다. 따라서 컴퓨터

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

1) 실험목적cmos 회로의 전기적 특성 이해2) 실험이론1. Logic levels & DC noise margins (논리 소자의 logic level 판정 방식V ... 하는 시간:VCC의 10%, 90% 값을 기준등가회로논리 회로의 출력이 한 상태에서 다른 상태로 변활 때 걸리는 시간을 천이시간(transition time)이라 ;부른다. 그림(a ... 결정된다. 큰 커패시턴스는 천이 시간을 증가시킨다. 이것은 원하는 바가 아니기 때문에 논리 설계자가 커패시터를 논리 회로의 출력에 의도적으로 연결하는 일은 드물다. 그러나 부유

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험7 예비보고서

된 비트에 대한 모든 출력을 가지고 있어, 다른 회로에서 사용할 수 있다. 이러한 시프트 레지스터는 직렬-병렬 변환을 수행하기 위하여 사용될 수 있다.역으로 병렬-입력, 직렬-출력 ... -병렬 변환은 ‘데이터를 처리하는’ 응용이지만 시프트 레지스터는 ‘데이터를 처리하지 않는’응용에도 사용할 수 있다. 시프트 레지스터를 조합 논리와 조합하여 순환 형태의 상태도를 가진 ... 상태 기계를 만들 수 있다. 이러한 회로를 시프트 레지스터 카운터(shift-register counter)라 부른다. 시프트 레지스터카운터가 이진 카운터와 달리 이진 순서로 증감

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로 설계 과제 Key Pad 자물쇠

& 설계 방향1) 비밀번호를 입력하여 문을 열어야 하므로 비밀번호 저장에 관하여 생각해 보았다. vhdl 책을 구하여 저장기능 리 있는 기억소자 회로에 대하여 조사해 보

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.11.28

다운로드 장바구니
아주대 논리회로 DOOR LOCK term project

2015-2학기-선우명훈 교수님 논리회로 프로젝트였습니다.VHDL을 이용한 코딩으로 ModelSim 있어야 돌아갑니다.

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2015.12.24

다운로드 장바구니
아주대학교 논리회로 HDL프로젝트 100점만점보고서 상세설명 + CODE포함

논리회로 VHDL Proj.2#. Project 개요VHDL 2nd Project는 Seven Segment Decoder를 VDHL로 구현하는 것이다.7 Segment

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,500원 | 등록일 2016.07.09 | 수정일 2016.07.11

다운로드 장바구니
아주대학교 논리회로 설계 과제 1. 7 Segment Decoder vhdl

-7 Segment decoder를 이용해 학번을 출력-설계 방식은 if, case, with ~select, when 등을 택해서 설계-Block diagram이나 Structure 표현-xx.xx.xx. 형태로 날짜를 출력-201200001 형태로 학번을 출력-꼭 ..

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2013.11.28

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 결과보고서

를 받으면 현재 상태에서 99999까지 남은 숫자를 down-counting으로 전환한다.- 동작 중 key0 신호를 받으면 현재 상태에서 정지한다.2. Part별 설계 회로 분석 ... [Switch Part] : Start/Stop 버튼오른쪽의 회로에서 각각의 두 버튼에 JK플립플롭을 사용하였다. JK플립플롭은 SR플립플롭에서 정의되지 않은 S와R이 ‘11’상황 ... 을 Toggle 기능으로 활용하였는데, 이는 다음과 같은 원리로 본 회로에서 동작한다. 먼저, 각각의 JK플립플롭의 J와 K 모두 VCC에 연결이 되어있다. 즉, 클럭이 rising

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16

다운로드 장바구니
[A급자료] 아주대 논리회로실험 Quiz대비자료

1. 다음 그림은 CMOS의 입력 전압 값의 변화를 나타낸 것이다. 아래 그림에 CMOS의 출력이 High, Low, Abnormal 상태가 되는 구간을 표시하여라.(단, VCC= 5V, VIHmin= 3.5V, VILmax=1.5V, GND=0V이다)GND(=0)

Non-Ai HUMAN
| 시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적 ... CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 보통 0~1.5V의 전압을 LOW ... , 3.5~5V사이의 전압을 받을 때 HIGH로 인식한다.noise margin이란논리 회로의 동작을 방해하지 않는 입력 전압의 최대 허용 값이다. 입력전압과 출력전압의 차이로도볼

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

다운로드 장바구니
아주대 논리회로 vhdl 신호등 과제[학점 A+]

를 표현하고, 내부회로의 연결과 동작, 구조 등을 표현한다.> 이 source에서 architecture의 이름을 light라 하고, 그 안에 신호 temp를 integer로 선언하였다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.29 | 수정일 2016.05.31

다운로드 장바구니
아주대 논리회로실험 5 예비보고서 Decoder & Encoder

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/10과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험5. Decoder ... 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 입력 n개, 출력 m개인 디코더를 nXm 디코더라고 하면, n개의 입력변수 ... (encoder)는 디코더의 반대되는 기능(입력과 출력이 바뀐 기능)을 수행하는 회로이다. 4-to-2 인코더를 2-to-4 디코더와 비교해 보면 입력은 출력으로, 출력은 입력으로 바뀜

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
아주대 논리회로실험 counter 예비

논리회로 실험 예비보고서실험8. Counter1. 실험 목적- 카운터의 동작원리와 특성을 이해- 동기식 카운터와 비동기식 카운터에 대해 이해- 2진 카운터에 대해 이해2. 실험 ... 다. 카운터는 레지스터의 특수한 형태이지만 레지스터와 구별하기 위해서 카운터라고 따로 이름을 붙인 것이다. 카운터는 일정한 반복 출력순서를 발생하기 위한 순차논리회로이다. 카운터 ... 째 클럭 펄스가 입력되면, D는 1이 되고 A, B, C는 0으로 변화된다.->동기식과 비동기식 카운터의 차이동기식 : 회로가 좀 더 복잡하지만 Time delay가 발생하지 않

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
아주대 논리회로실험 실험1 basic gates 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/13과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:1. Basic Gates실험목적기본 ... INPUTOUTPUTABXYZ0010100101010100101010111101111111111111참고문헌기본논리게이트 chorogyi.tistory.com/attachment/48d31922d2c2e6S.pdf이효종 외 2명. 『논리회로입문』. 서울 : 영한출판사, 2002 ... GATEAND 게이트는 2개 이상의 입력과 1개의 출력으로 구성된 논리게이트이며, 출력 신호는 입력 신호의 논리조합(논리곱)에 의하여 결정된다. 모든 입력이 “1”상태일 때만 출력이 “1

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.07.20 | 수정일 2016.09.21

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

와 K가 모두 1인 때를 제외하고는R-S F/F의 동작과 똑같다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로 ... 1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... 를 말한다. 하나의 데이터 입력과 Clock 입력, 하나의 출력을 가지며 출력 신호 변화는 Clock과 동기되지 않는다. 회로에서 입력이 시작되면 입력되고 있는 데이터를 저장

Non-Ai HUMAN
| 리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
아주대 논리회로실험 실험4 예비보고서 Multiplexer & Demultiplexer

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/03과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 4Multiplexer ... (Demultiplexer)디멀티플렉서(DeMUX)는 1개의 입력 선을 받아들여 n개의 선택선의 조합에 의해 2ⁿ개의 출력선 중에서 하나를 선택하여 출력하는 회로이며 데이터 분배기 ... 하는 조합 회로. 출력선의 선택은 선택 입력의 비트 조합에 의해 결정된다.준비물IC : 74HC04 1개, 74HC11 2개, 74HC20 3개, 74HC139 1개, 74HC153

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감