• 통큰쿠폰이벤트-통합
  • 통합검색(9,509)
  • 리포트(8,356)
  • 자기소개서(634)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(50)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 881-900 / 9,509건

  • 자료 표지
    논리회로실험 5주차 결과보고서
    )을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라.[ 간소화 전 ] F = A`BC + A`BC` + A`B`CAND Gate 3개, NOT Gate 3개, OR ... Gate 1개를 사용하였고,매우 복잡한 회로로 표시되었다.[ 간소화 후 ] F = A`(B+C)AND, OR NOT Gate 가 각각 1개 씩 사용하였고,간소화 전보다 훨씬 간결
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 7주차 예비보고서
    )디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선 ... *************0011110 [그림1] 2X4 AND 디코더 회로[그림2] 2X4 NAND 디코더 회로★ 2개의 입력에 따라 4개의 출력 중 하나가 선택★ 회로를 비교해 보면 [그림1]의 AND ... 게이트들이 [그림2]에서는 NAND 게이트로 바뀌었음을 알 수 있다. 실제로 회로 구성에 사용되는 디코더는 주로 그림 2와 같은 형태가 많다. 그 이유는 일반적으로 AND 게이트를 칩
    리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 9주차 결과보고서
    . Register의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? Register의 Quartus Ⅱ ... 된다. 그러므로 불이 들어오지 않는다.[ 실험 3 ]1. Ring Counter의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작 ... 과 같은 값을 얻을 수 있다.[ 고 찰 - 실험 2 ]1. Shift Register의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 11주차 결과보고서
    에서 업 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업 카운터의 Modelsim을 이용한 wave구현.? cnt는 0일 때 동작하지 않고, 1일 때만 동작 ... -0001-0010-0011...이러한 순으로 정해진 순서의 상태를 반복한다.1-2. Quartus Ⅱ에서 업 카운터의 회로를 작성하고 DE2-115에서 동작을 확인한다.? 업 ... -0010...순으로 카운터가 작동한다.[ 실험 2 ]2-1. Quartus Ⅱ에서 업/다운 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업/다운 카운터
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 4주차 결과보고서
    )을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라.[ 간소화 전 ] F = A`BC + A`BC` + A`B`CAND Gate 3개, NOT Gate 3 ... 개, OR Gate 1개를 사용하였고,매우 복잡한 회로로 표시되었다.[ 간소화 후 ] F = A`(B+C)AND, OR NOT Gate 가 각각 1개 씩 사용하였고,간소화 전
    리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    부울 대수와 기본 논리회로 실험
    논리회로실험결과 레포트2부울 대수와 기본 논리 회로실험목표부울 대수를 이용하여 논리식을 간단히 한 후, 이를 실험을 통해 확인한다. 그리고 기본 논리 게이트를 사용하여 XOR ... 고찰1. 논리 소자를 여러개를 써서 하나의 결과에 도달하는 회로를 부울대수식의 공리 및 정리에 의해서 식이 간단히 되는 것을, 실험을 통해 간단히 된 회로와 결과가 같다는 것 ... 소자가 4.7이상을 1로 본다면, 결과가 나오지를 않는다.3. 조합논리 회로 설계를 통해서 여러개의 입력 (4비트,5비트)으로 실제 숫자로 인식하는 것처럼 동작하는 것을 보
    리포트 | 14페이지 | 1,000원 | 등록일 2012.01.29
    다운로드 장바구니
  • 판매자 표지 자료 표지
    기본 논리게이트(AND, OR, NOT 게이트) 회로실험 결과 레포트
    기본 논리 게이트디지털 공학 실험1. 실습내용 : 기본 논리 게이트2. 실습날짜 :3. 실 습 조 :4. 실습개요ⅰ. 논리회로의 기본이 되는 NOT, AND, OR 게이트의 논리 ... 를 구성할 수 있다.실험3. 3입력 AND 게이트(7411 사용)7411 게이트의 논리기호1) 7411 게이트를 이용, 회로를 구성한다.2) 실험 4와 같은 방법으로 X의 출력을 확인 ... 으로 연결하지 않아도 3입력 AND게이트의 논리회로를 구성할 수 있다.실험3. OR 게이트OR 게이트를 비교한 스위치 회로도1) A,B(입력)에 전압을 가하지 않고, 접지(Ground
    리포트 | 8페이지 | 1,000원 | 등록일 2016.03.29
    다운로드 장바구니
  • 자료 표지
    성균관대 논리회로설계 A+ 소스
    2012년도 성균관대학교 논리회로설계 실험/실습 A+받은 보고서 소스입니다.
    리포트 | 2,000원 | 등록일 2013.12.18 | 수정일 2013.12.28
    다운로드 장바구니
  • 자료 표지
    08 논리회로설계실험 결과보고서(카운터)
    논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 실험을 하기 전 작성했던 예비보고서에서 설계했던 존슨카운터를 응용하여 설계하였다.실험의 목표는 클락 주파수가 2Hz인 회로이다. 이를 위해 첫 번째 process 문에서 클락
    리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)
    1. 논리회로 설계 내용 및 동작 원리 설명A) 알고리즘4비트 그레이 코드를 4비트 2진 코드로 변환 하 는 일반적인 알고리즘은 다음과 같다 .1. 4비트 그레이코드를 입력 ... 하는 일반적인 방법이다. 하지만 본 과제에서는 최소식을 통한 회로 구성을 요구한다. 따라서 위의 경우와는 달리, 최소식을 이용해 SOP 방식으로 회로를 구성해야 한다. 따라서 각 4
    리포트 | 4페이지 | 1,000원 | 등록일 2020.05.29 | 수정일 2020.06.05
    다운로드 장바구니
  • 자료 표지
    논리회로설계 프로젝트 - abel 학번구하기
    처음 작성한 abel 파일 - 실행시 out파일이 생성되지 않음.MODULE hooniv2TITLE 'My Sample Program'hooniv DEVICE 'P22V10';"INPUT PINSSEL,A,B,C,D,E PIN 2,3,4,5,6,7;"OUTPUT PIN..
    리포트 | 7페이지 | 2,000원 | 등록일 2014.10.07
    다운로드 장바구니
  • 자료 표지
    성균관대 논리회로 설계실험 VHDL을 이용한 4bit Full adder 입니다.
    1)4bit Full_adder의 schematic을 그리시오. a=”0101” , b=”1001”, c_in = ‘0’ 에 대해서 각각의 bit에서의 s와 most bit 에서의 c_out을 schematic에 표현하시오. (스캔 첨부 가능)1.Full_adder..
    리포트 | 2페이지 | 1,000원 | 등록일 2017.05.23
    다운로드 장바구니
  • 자료 표지
    09 논리회로설계실험 결과보고서(fsm)
    논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용 ... 번째 프로세스 문에서는 스텝 클록 발생회로를 설계하였다. 스위치를 길게 누르더라도 한 클럭만큼의 신호만 발생시키는 회로이다. 초기 상태에서 스위치를 누르면 클록상승 때 S1
    리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    09 논리회로설계실험 예비보고서(fsm)
    논리회로설계 실험 예비보고서 #9실험 9. FSM1. 실험 목표FSM의 개념에 대해 이해하고 Mealy machine과 Moore machine의 차이에 대해 알아본다.회로 ... 되거나 어떤 출력을 갖는 기계이다. 순차회로를 제어하는 데 쓰이며, 밀리 머신과 무어 머신으로 구분된다.(2) Mealy machine회로의 출력 신호가 현재 상태들과 입력 신호에 의해 ... 결정되는 형태의 순차회로. 외부로부터 들어오는 입력신호도 출력신호에 영향을 주는 회로.입력신호 조건에 따라 여러 개의 출력 신호를 가질 수 있으며 자유도가 높은 상태도 구현이 가능
    리포트 | 6페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    [논리회로 및 실험1 결과보고서] 실험7. 부울 법칙과 드모르간의 정리 결과보고서
    었다. 논리회로 이론시간에 글이나 말로만 설명들었었던 부울 법칙을 오실로스코프를 통하여 직접 눈으로 관측함으로써 그저 외우기에 바빴던 법칙들에 대해 애매했었던 부분들이 상당부분 해소 ... .* 부울 법칙 10과 11을 증명하기 위한 회로 설계* 실험을 통해 3-입력 변수를 가지는 회로에 대한 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명.2 ... . 데이터 및 관찰내용* 첫번째 회로에 대한 출력부분의 파형(A + 0 = A)OR 게이트의 첫번째 입력 A 는 함수 발생기로 10KHz 의 파형을 인가한 것으로, 두번째 입력
    리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27
    다운로드 장바구니
  • 자료 표지
    논리회로(진리표 작성, 부울대수, k-map, Q-M알고리즘, 로직웍스 시뮬레이션)
    등등의 소프트웨어를 이용하여 회로도를 그리시오.(2.5) 구성한 회로에 대한 모의실험을 수행하고 그 결과를 설계한 진리값과 비교하시오.12345 67 8 9 1011 13 15
    리포트 | 13페이지 | 3,000원 | 등록일 2020.03.19 | 수정일 2020.04.14
    다운로드 장바구니
  • 자료 표지
    08 논리회로설계실험 예비보고서(카운터)
    논리회로설계 실험 예비보고서 #8실험 8. 카운터 설계1. 실험 목표카운터의 개념과 종류에 대해 학습하고, VHDL을 이용하여 각 카운터를 설계한다.2. 예비 이론(1) 카운터 ... 의 출력을 나타내기 위해 사용되는 회로이다. 링카운터의 마지막단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓는다.링카운터는 N개의 플립플롭으로 2N가지의 상태를 나타낼
    리포트 | 9페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    순서논리회로 2 시프트 레지스터 예비보고서
    ■실험의 목적- 이번 실험은 '순서논리회로 2: 시프트 레지스터' 라는 실험이며, 순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 ... 들어오면 플립플롭의 4개 출력은 각각 0 0 0 1 으로 되고, 클럭 펄스 의 수만큼 1이 오른쪽으로 이동하게 됩니다.-별도의 복호기가 필요하지 않다는 장점이 있습니다.(a)회로
    리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28
    다운로드 장바구니
  • 자료 표지
    07 논리회로설계실험 결과보고서(RoV)
    논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 s
    리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    [VHDL][논리회로] 자판기 설계(3가지,반환)
    [VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도 있습니다
    리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 31일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:12 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기