"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 861-880 / 9,511건

조합논리회로 1 부호기 예비보고서

※최대한 요약을 하여 책의 내용이 빠질 수도 있음을 명시합니다.■실험 목적-조합논리회로의 기본적인 예가 되는 복호기와 부호기의 동작 원리 및 특성을 확인하고 부호 변환기의 동작 ... 을 살펴보는 실험입니다.■실험 이론-논리회로는 일반적으로 조합논리회로와 순서논리회로로 구분됩니다. 조합논리회로는 실험 1에서 제시된 기본논리게이트들의 조합을 통해서 구성된 논리회로 ... 이고, 순서논리회로는 입력 신호의 순서에 따라서 동작과 출력이 다르게 나타나는 논리회로 입니다. 우선, 이 실험에서는 조합논리회로의 기본적인 예가 되는 복호기와 부호기에 관해서 실험

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
순서논리회로 2 시프트 레지스터 결과보고서

■실험의 의의-이번 실험은 순서논리회로의 두 번째 시프트 레지스터 라는 실험이었습니다.목적과 이론을 예비보고때 파악함으로써, 추상적이었던 목적과 이론을 직접적인 실험을 통하 ... 0010001000120010301004100050000■표5 PRBS 발생회로CLKQ3Q2Q1Q ... 는 점이 없었는데, 그 이유는 회로 설계 혹은IC칩 내부 고장 등등의 이유로 잘못되어진 부분은 다시 반복실험하여 찾을수 있고, 무언가를 측정하는것에 초점을맞춘 실험이 아니다 보

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
순서논리회로 1 플립플롭 결과보고서

gate)에 를 자유롭게 이용하여 일명 '플립플롭' 이라는 게이트를 제작해 봅니다.플립플롭이란 두 개의 안정상태 중 어느 쪽이든지 한쪽을 보존하는 논리회로의 일종이며, 두 개의 상태 ... ■이번 실험에서는 지난 실험시간에 숙지하였던 기본적인 6가지의 논리게이트 (NOT gate, AND gate, OR gate, NAND gate, NOR gate, XOR ... 하는 결과 를 이끌어 내었습니다.이번 실험은 이론상으로만 알고있던 플립플롭 회로가 실제로 왜 필요해야 하는지 등의 이유를 알게 되었습니다.또한 이번 회로를 설계하며 느낀 점은, 각

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
순서논리회로 1 플립플롭 예비보고서

■실험의 목적- 이번 실험은 순서논리회로 1: 플립플롭 이라는 실험이며, 순서논리회로의 기반이 되는 플립플롭의 동 작 원리를 살펴보고 전반적인 이해를 도모 하도록 하는 실험입니다 ... 하자면 4가지 종류가 있으며, 그 입력회로의 구성에 따라서 RS플립플롭, D플립플롭, T플립플롭, JK플립플롭 등으로 구분됩니다.■실험의 세부적인 이론 및 방향(1)RS 플립플롭

리포트 | 1페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
논리게이트의 연산 및 특성회로

실험 4. 논리게이트의 특성 및 연산회로논리게이트 입출력의 전기적 특성 논리식을 조합논리회로로 구현 및 실험을통한 진리표 작성 목 적이진법 연산 부울대수 사용 부울대수함수 논리식 ... ) 트랜지스터 - 트랜지스터를 조합한 논리 회로 컴퓨터에 의한 제어에 흔히 사용 74 LS 00 시리즈 번호 74 : 7400 시리즈 54 : 5400 시리즈 구현방식 LS : 저전력 ... 에 따라 분류 전류 구동능력 : TTL CMOS논리회로의 전형적인 전압전달 특성잡음여유도 출력전압이 입력전압보다 여유있게 안정한 값으로 출력되는 것 . 여유분 만큼 잡음이 발생

리포트 | 24페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태 ... 기계라고도 한다. 이 기계는 공(空)계열의 입력에 대하여 반드시 공계열이 아닌 기호를 출력한다. 순서 회로의 경우, 그림에 표시한 바와 같이 현재의 출력이 현재의 입력에 의하지 않

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... 를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
정보교과 배움중심 연구수업(조합논리회로)

학습자 배움 중심 수업 계획안교 과정보단원02.논리회로의 이해와 응용.차시4/4지도교사일 시2013. 3. 31(월) 1교시(8:10-9:00)대상2-9학습주제생활 속의 논리 ... 회로 응용교과서28~34학습목표생활 속에서 활용할 수 있는 조합논리 회로를 직접 만들어 볼 수 있다.▣ 배움 설계 ▣수업 선정 이유배움의 질을 높이기 위한 자기만의 수업 전략생활 속 ... 에서 활용할 수 있는 조합논리 회로를 직접 구상하고 만들어 보며 생활 속 기기의 동작방식의 이해의 폭을 넓힐 수 있다.교과서의 구체적인 예제를 반복하여 풀어 봄으로써 논리회로 설계

리포트 | 8페이지 | 3,000원 | 등록일 2014.11.14 | 수정일 2015.02.04

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... +y)=x※ 부울 대수의 조작은 대부분 간단한 회로를 얻기 위하여 수행된다.* 정준형식 : 최소항의 곱이나 최대항의 합으로 이루어진 식.1. 최소항 : 각 원소를 모두 포함 ... ' = ∑(1,2,4,7)* S-R 래치(NOR회로사용) * S'-R' 래치(NAND회로사용)1. S = 1 : set 상태 1. S = 0 : set 상태2. R = 1 : reser

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
논리회로(7-Segment) Term

7-Segment 설계1. 서론 ( 설계 개요 )이 설계의 목적은 7-segment의 구조 및 동작 개념을 이해하고 segment의 구동 및 사용법을 확인 후 논리회로에 대한 ... 까지 배워 온 논리회로 지식과 실험 지식을 통해 Term Project를 무사히 마무리 지을 수 있었다. 납땜하는 과정에서 여러 실수가 있었다. 첫 번째로 소켓에 칩을 끼워 놓은 상태 ... 화 시킬 방법이 없었다.(3) 7-Segment block diagram< 게이트 회로도 >- 회로 결선 및 납땜의 혼돈을 줄이기 위해 각각 번호를 매겨두었다.- 하지만 이렇게 볼

리포트 | 6페이지 | 1,500원 | 등록일 2012.02.09

다운로드 장바구니
논리회로실험 15주차 결과보고서

이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리면 3Hz 동작을 하는 구동 회로가 된다.)3. KEY3번 버튼을 눌렀을 때는 보드가 어떤 동작을 하는지 작성하시오.KEY3

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 5주차 예비보고서

하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론1) Verilog HDL란?? 단순 논리 게이트나 플립플롭과 같은 기본적인 소자에서부터 제어회로, 통신용 모뎀 ... 과 Verilog HDL로 두 가지의 종류가 있다. HDL은 설계의 효율을 극대화함과 동시에 설계 기간을 단축, 검증 정확도를 향상시킨 언어이다. 디자인 재사용이 가능하며 회로 기능

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 2주차 결과보고서

.008 v0 V5 V4.004 v5 V0 V4.003 v5 V5 V4.002 v실험고찰1. 실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not ... 시켜 내부 회로도가 포함되도록 만든 IC는 각 규격에 따라 출력전류가 결정되는데, IC에 동시에 여러 개의 입력을 줄 경우에 전류량이 모자라게 된다는 것을 알았다. 이로 인해 출력

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 12주차 예비보고서

정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선과 최대 2n개의 출력 선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력 선들과 반대 값 ... 을 갖는다.입력출력입력출력AY1Y0EAY1Y0*************0111011101X2 디코더enable이 있는 1X2 디코더[그림1] 2X4 AND 디코더 회로[그림2] 2X4 ... NAND 디코더 회로★ 2개의 입력에 따라 4개의 출력 중 하나가 선택★ 회로를 비교해 보면 [그림1]의 AND 게이트들이 [그림2]에서는 NAND 게이트로 바뀌었음을 알 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서

를 비교하는 회로이다. 3개의 출력 AgtB, AeqB, AltB가 있으며 각각 A>B, A=B, A ... 1]에 회로도를 나타내었다.2) Half-Adder두 1-bit 2진수의 덧셈 결과는 [표 1]의 진리표와 같다. 여기서 carry는 AND 연산으로, sum은 XOR 연산으로 얻 ... 을 수 있다. 이처럼 두 1-bit 2진수의 덧셈을 하는 회로를 half-adder라 한다. 회로도와 Graphical Symbol을 각각 [그림 2]과 [그림 3]에 나타내었다.

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 설계두 3비트 2진수 A, B의 크기를 비교하는 회로를 [그림 1]과 같이 설계하였다. 이때, 음수는 취급 하지 않으며 각 출력의 논리식은i_{ 2}=a _{ 2}⊙ b _{ 2 ... +AgtB}이다. A=011일 때의 시뮬레이션 결과는 [그림 2]와 같다.[그림 1][그림 2]실제 구현 회로는 [그림 3]과 같다. a2~a0는 DIP_SW[2] ~ DIP_SW[0

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
논리회로실험 8주차 예비보고서

예 비 보 고 서8주차Latch & Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- 순서논리회로의 의미와 특징을 이해한다. ... 한다.- SR Flip Flop, D Flip Flop, T Flip Flop, JK Flip Flop의 동작을 이해한다.2. 기본이론1) 순서논리회로의 의미순서논리회로는 조합논리 ... 회로와는 달리 현재의 입력뿐만 아니라 과거의 입력과 시간에도 출력이 영향을 받게 되며, 조합논리회로와 피드백을 구성하는 기억소자로 구성된다. 이러한 순서논리회로는 회로의 상태

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 4주차 예비보고서

과 정리를 이해한다.- 부울대수식을 이용한 간소화 방법을 이해한다.- 부울대수를 symbol의 형태로 표현하는 방법을 이해한다.2. 기본 이론논리 회로를 설계함에 있어 부울대수의 특성 ... 을 이해하고 이용하면 복잡한 논리회로를 정확하고 간결하게 표현 가능하다. 부울대수의 기본 법칙으로는 교환, 결합, 분배법칙이 있으며 추가적으로 드모르간의 법칙이 있다.* 부울대수 ... 다.이를 기호화 하면,(A + B )` = A` · B`(AB)` = A` + B` 등으로 표현가능하다.드모르간의 법칙은 논리회로 연산자들로도 표현이 가능한데, 다음과 같이 표기할 수 있다.

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 6주차 결과보고서

=> sw[16]=sw[17]=1[ ?번 경우 ]Multiplxer는 여러 입력선 중에서 하나를 선택하여 해당 입력선의 2진 정보를 출력선에 연결하는 조합논리회로이다.i0[1]=0 ... [0] 모두 0이므로 각각에 해당하는 LED에 불이 들어오지 않는다.[ 실험 3 ]1X2 demultiplexer의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 회로를 구현 ... 1-1. 4x1 multiplexer의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 회로를 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.input단자인

리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기