"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 861-880 / 9,480건

논리회로실험 12주차 예비보고서

정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선과 최대 2n개의 출력 선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력 선들과 반대 값 ... 을 갖는다.입력출력입력출력AY1Y0EAY1Y0*************0111011101X2 디코더enable이 있는 1X2 디코더[그림1] 2X4 AND 디코더 회로[그림2] 2X4 ... NAND 디코더 회로★ 2개의 입력에 따라 4개의 출력 중 하나가 선택★ 회로를 비교해 보면 [그림1]의 AND 게이트들이 [그림2]에서는 NAND 게이트로 바뀌었음을 알 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
아주대학교 논리회로실험CMOS 회로의 전기적 특성 결과

논리회로실험 결과보고서실험2. CMOS 회로의 전기적 특성실험 1) Inverter의 입출력 특성 확인-CH1의 값을 4.5에서0으로 줄이며 변화되는 좌표값 기록-CH1의 값 ... 출력전압이 팍 올라갔음을 볼 수 있다. 중간에 그림이 깔끔한 선을 나타내지 못하고 있는 부분은 회로를 연결할 때 선이 깔끔하게 꼽히지 않아서 쓰레기 값이 나온 것이라 볼 수 있 ... }와R _{n} 값을 구하는 실험이었다. 미리 그려간 결손도를 보고 회로를 연결하여 실험 하였으나 전압 전류를 측정하는 측정기의 사용법에대해 알지 못해서 한참을 헤맸었다. 그리고

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로설계실험 반가산기전가산기설계 결과보고서

논리회로설계 실험 결과보고서 #2실험 2. 조합 회로 설계-전가산기실험목표전가산기의 동작을 이해하고 진리표를 작성해 본다. 작성한 진리표를 바탕으로 최소화된 논리식을 사용하여 전 ... 가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적 모델링 방식으로 코드를 작성해 본다. 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성 ... 해 본다. 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
TTL IC를 이용한 8비트 논리 연산 회로

2007學年度第1學컴퓨터 시스템 구조TTL IC를 이용한 8비트 논리 연산 회로논리 마이크로 연산☞ 대부분의 컴퓨터에서는 16개의 논리 마이크로 연산 중 에서 단지 네 개 ... 하면 된다.S0S1OutputOperation00E=A^BAND01E=AvBOR10E=A?BXOR11E=ANOT아래 그림은 논리회로를 TTL IC를 사용해서 자세히 나타낸 것이다. 4 ... X 1MUX는 ORCAD 프로그램을 사용하여 74153IC를 택하였다.TTL을 이용한 논리회로의 한단TTL IC 들의 내부 회로도와 연결이 회로는 8비트 논리연산으로 8비트의 회로

리포트 | 11페이지 | 2,500원 | 등록일 2014.01.29 | 수정일 2015.12.21

다운로드 장바구니
논리회로설계실험 반가산기 전가산기설계 예비보고서

논리회로설계 실험 예비보고서 #2실험 2. 조합 회로 설계-반가산기실험 목표반가산기의 작동을 이해하고 진리표를 작성하여 논리식을 구하여 본다. 이를 바탕으로 Xilinx 프로그램 ... 를 확인한다.반가산기진리표논리식과 논리회로논리식논리회로소스코드동작적 모델링(Behavioral modeling)자료 흐름 모델링(Dataflow modeling)구조적 모델링

리포트 | 7페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... +y)=x※ 부울 대수의 조작은 대부분 간단한 회로를 얻기 위하여 수행된다.* 정준형식 : 최소항의 곱이나 최대항의 합으로 이루어진 식.1. 최소항 : 각 원소를 모두 포함 ... ' = ∑(1,2,4,7)* S-R 래치(NOR회로사용) * S'-R' 래치(NAND회로사용)1. S = 1 : set 상태 1. S = 0 : set 상태2. R = 1 : reser

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태 ... 기계라고도 한다. 이 기계는 공(空)계열의 입력에 대하여 반드시 공계열이 아닌 기호를 출력한다. 순서 회로의 경우, 그림에 표시한 바와 같이 현재의 출력이 현재의 입력에 의하지 않

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
판매자 표지

기본 논리게이트(AND, OR, NOT 게이트) 회로실험 결과 레포트

기본 논리 게이트디지털 공학 실험1. 실습내용 : 기본 논리 게이트2. 실습날짜 :3. 실 습 조 :4. 실습개요ⅰ. 논리회로의 기본이 되는 NOT, AND, OR 게이트의 논리 ... 를 구성할 수 있다.실험3. 3입력 AND 게이트(7411 사용)7411 게이트의 논리기호1) 7411 게이트를 이용, 회로를 구성한다.2) 실험 4와 같은 방법으로 X의 출력을 확인 ... 으로 연결하지 않아도 3입력 AND게이트의 논리회로를 구성할 수 있다.실험3. OR 게이트OR 게이트를 비교한 스위치 회로도1) A,B(입력)에 전압을 가하지 않고, 접지(Ground

리포트 | 8페이지 | 1,000원 | 등록일 2016.03.29

다운로드 장바구니
논리회로실험 8주차 결과보고서

결 과 보 고 서8주차Latch / Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1.D latch의 회로 ... 로 전달하여 출력하지 않음을 알 수 있다.? en=0일 때 입력된 d값은 출력 q로 전달되지 않는다.[ 실험 2 ]1. D Flip Flop의 회로를 구현하기 위해 Quartus Ⅱ

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 15주차 결과보고서

, Decoder, 7-Segment - LED driver 등 그동안 실험에서 배운 블록을 이용하여 회로 블록을 설계하여 본다.- 기본적인 디지털 로직 블록을 이용하여 복잡한 로직회로 ... 를 설계하고 Modelsim과 FPGA 보드를 이용하여 회로를 검증하는 방법을 이해한다.? Quartus Ⅱ에서 Schematic을 작성한다.(13주차 종합설계프로젝트 ... 의 나타내어지는 속도가 빨라진다. (Switch 버튼을 아래로 내리면 clock divider에서 출력으로 나오는 clock이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 11주차 예비보고서

는 상태 출력이다.산술논리 연산장치(Arithmetic logic unit)는 두 숫자의 덧셈, 뺄셈과 같은 산술연산과 배타적 논리합, 논리곱과 같은 논리연산을 계산하는 디지털 회로이 ... 에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리장치에 의해 통제 된다.? ALU의 구성요소ALU는 ‘전가산기’(직렬연결 시 1 ... 요소를 익힌다.- ALU의 작동 원리를 실험을 통해 익힌다.2. 기본이론? ALU의 개요대부분의 컴퓨터의 동작은 산술논리장치가 처리한다. 산술논리장치는 프로세서 레지스터로부터 데이터

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 12주차 결과보고서

100의 값을 받아 논리연산장치인 AND가 작동하여 000111의 값을 출력하였다.[ 실험 2-2 ]1. Quartus Ⅱ에서 ALU의 회로를 작성하고 Modelsim의 결과 ... 결 과 보 고 서12주차ALU분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1. Quartus Ⅱ에서 ALU의 회로를 작성 ... 하여 001111과 000101을 더한 010100의 값을 얻을 수 있었다.두 번째 경우에서는 selection의 값을 다르게 주어 두 번째에 해당하는 논리연산장치 dif가 작동하여 입력

리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 6주차 예비보고서

)멀티플렉서(MUX : multiplexer)는 복수개의 입력 선으로부터 필요한 데이터를 선택하여 하나의 출력 선으로 내보내는 조합논리회로이다. n개의 입력들과 1개의 출력이 있 ... DEMUX디멀티플렉서는 입력의 논리 값을 여러 개의 출력라인 가운데 하나를 선택하여 입력의 2진 값을 선택제어신호(Select_input)에 의해 선택된 출력라인으로 전환하는 디지털 회로 ... }}Y2 = D1 ?bar{A _{1}} ? A2Y3 = D2 ? A1 ?bar{A _{2}} → Y = Y1+Y2+Y3+Y4Y4 = D3 ? A1 ? A24x1 멀티플랙서의 회로도

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
08 논리회로설계실험 결과보고서(카운터)

논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 실험을 하기 전 작성했던 예비보고서에서 설계했던 존슨카운터를 응용하여 설계하였다.실험의 목표는 클락 주파수가 2Hz인 회로이다. 이를 위해 첫 번째 process 문에서 클락

리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
논리회로실험 9주차 예비보고서

예 비 보 고 서9주차Register / Shift Register분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- register와 shift register, ring counter, johnson counter의 의미와 특징을 ..

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 7주차 결과보고서

]1. 4x2 encoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? 4x2 encoder ... 므로, LED1과 LED2 양쪽에 모두 불이 들어오게 된다.[ 실험 2 ]1. 2x4 decoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값 ... 하고 switch로 입력 값을 변화하며 LED의 변화를 살펴보면 다음과 같은 결과 값을 얻을 수 있다.[ 실험 3 ]1. 7-segment LED의 회로를 구현하기 위해 Quartus Ⅱ

리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
정보교과 배움중심 연구수업(조합논리회로)

학습자 배움 중심 수업 계획안교 과정보단원02.논리회로의 이해와 응용.차시4/4지도교사일 시2013. 3. 31(월) 1교시(8:10-9:00)대상2-9학습주제생활 속의 논리 ... 회로 응용교과서28~34학습목표생활 속에서 활용할 수 있는 조합논리 회로를 직접 만들어 볼 수 있다.▣ 배움 설계 ▣수업 선정 이유배움의 질을 높이기 위한 자기만의 수업 전략생활 속 ... 에서 활용할 수 있는 조합논리 회로를 직접 구상하고 만들어 보며 생활 속 기기의 동작방식의 이해의 폭을 넓힐 수 있다.교과서의 구체적인 예제를 반복하여 풀어 봄으로써 논리회로 설계

리포트 | 8페이지 | 3,000원 | 등록일 2014.11.14 | 수정일 2015.02.04

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험7. 부울 법칙과 드모르간의 정리 결과보고서

었다. 논리회로 이론시간에 글이나 말로만 설명들었었던 부울 법칙을 오실로스코프를 통하여 직접 눈으로 관측함으로써 그저 외우기에 바빴던 법칙들에 대해 애매했었던 부분들이 상당부분 해소 ... .* 부울 법칙 10과 11을 증명하기 위한 회로 설계* 실험을 통해 3-입력 변수를 가지는 회로에 대한 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명.2 ... . 데이터 및 관찰내용* 첫번째 회로에 대한 출력부분의 파형(A + 0 = A)OR 게이트의 첫번째 입력 A 는 함수 발생기로 10KHz 의 파형을 인가한 것으로, 두번째 입력

리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서

를 비교하는 회로이다. 3개의 출력 AgtB, AeqB, AltB가 있으며 각각 A>B, A=B, A ... 1]에 회로도를 나타내었다.2) Half-Adder두 1-bit 2진수의 덧셈 결과는 [표 1]의 진리표와 같다. 여기서 carry는 AND 연산으로, sum은 XOR 연산으로 얻 ... 을 수 있다. 이처럼 두 1-bit 2진수의 덧셈을 하는 회로를 half-adder라 한다. 회로도와 Graphical Symbol을 각각 [그림 2]과 [그림 3]에 나타내었다.

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기