"디지털논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 and or not 게이트 전전설2 디지털 hdl설계 nand게이트 컴활1급 필기 아날로그 디지털논리설계

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리게이트" 검색결과 861-880 / 1,915건

디지털논리회로 FINAL PROJECT - 공중전화

FINAL PROJECT실험(1) : 디지털 논리회로수업 : 수요일 1,2,3,4교시교수 : 오이석 교수님, 김준식 조교님소속 : 공과대학 전자전기공학부학번,이름 : B ... 015238 황선종 (4조)제출일자: 2013년 6월 21일1. Project의 목적칩의 기능과 논리구조의 이해하고,지금까지 학습한 내용들을 복합하여 하나의 작품에 응용 및 구현.2. 사용 ... 는 부분‘을 구성하는 부분에 있어서 어려움이 많았습니다. 이 부분에도 NE555를 이용한 타이머를 사용해야 하는지, NOT게이트를 이용하여 시간을 지연 시켜야 하는지 판단하지 못했

리포트 | 10페이지 | 1,500원 | 등록일 2014.05.15 | 수정일 2014.06.03

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차결과

(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이나 디지털 ... 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. HDL의 문법을 이용하여 원하는 게이트를 구현하기 위해서 project 파일을 HDL로 설정하여 생성한다.2

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
드 모르간의 법칙

게이트를 이용하여 회로를 구성하고, 실험 결과는 표 3-3과 그림 3-4의 타이밍도에 기록한다.(1) 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정 ... ) Introduction to Logic and Computer Design, (Alan B.Marcovitz). Ch22) 디지털 논리회로 설계 – Verilog 기초, (김종수 외 6명), Ch ... 실험예비보고서 – 드 모르간의 법칙1. 실험 목적1) 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.2) 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소

리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차예비

Logic Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나 ... . HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치 ... . HDL의 문법을 이용하여 원하는 게이트를 구현하기 위해서 project 파일을 HDL로 설정하여 생성한다.2. text file로 생성Project 파일과 마찬가지로 원하는 게이트

리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Universal 게이트 실험 - NAND, NOR

.NAND, NOR 게이트만으로 어떠한 디지털 논리회로도 나타낼 수 있다. 즉 NAND, NOR 게이트로 AND, OR, NOT 게이트를 비롯한 모든 논리게 이트를 표현할 수 있 ... 1실험목적 및 기본 개념논리회로에서 가장 많이 사용되는 Universal 게이트인 NAND, NOR 게 이트의 기본 논리동작 및 특성을 실험을 통하여 이해하는 것을 목적으로 한다 ... 다는 이유로 NAND, NOR 게이트를 만능구성블럭 (Universal Gate)이라 부른다.1) NAND 게이트- NAND 게이트는 2개 이상의 입력과 1개의 출력으로 구성된 논리

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.16

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 ... ) 덧셈하기 위한 논리 회로의 하나로 전가산기는 3개의 Hyperlink "http://terms.naver.com/entry.nhn?docId=847484" 디지털 입력(비트)을 받 ... 다.(나) VERILOG는 설계의 기본 단위가 MODULE이다. 이는 마치 C언어에서 FUCTION이 프로그램의 기본단위인 것과 같은 이치다. VERILOG로 디지털 시스템을 기술

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
서강대학교 디지털회로설계 HW2 FPGA GateArray_SoG

하는 것이 좋다.2.GATE ARRAY게이트 어레이(gate array)는 일종의 반주문형의 논리집적회로로 미리 제작된 베이스 웨이퍼에 용도가 정해지지 않은 요소들의 배열을 포함하고 있 ... 는 ASIC이다. NAND, NOR과 같은 기본논리 게이트(Basic Logic Gate)나 표준 논리 소자(Standard Logic Device)와 같이 완전한 기능을 가진 ... 된다. 디지털 IC의 복잡도는 ‘동등한 게이트(equivalent gates)’의 수로 측정하는데, 보통 4-트랜지스터, 2-입력의 NAND 또는 NOR 게이트를 의미한다. 따라서

리포트 | 10페이지 | 1,000원 | 등록일 2013.04.12

다운로드 장바구니
논리회로실험 6주차 예비보고서

DEMUX디멀티플렉서는 입력의 논리 값을 여러 개의 출력라인 가운데 하나를 선택하여 입력의 2진 값을 선택제어신호(Select_input)에 의해 선택된 출력라인으로 전환하는 디지털 회로 ... )멀티플렉서(MUX : multiplexer)는 복수개의 입력 선으로부터 필요한 데이터를 선택하여 하나의 출력 선으로 내보내는 조합논리회로이다. n개의 입력들과 1개의 출력이 있 ... 1D0D1D2D3각 AND 게이트의 출력 Y1,Y2,Y3,Y4를 논리식으로 표현한 후 전체출력 Y를 결정하면 다음과 같다.Y1 = D0 ?bar{A _{1}} ?bar{A _{2

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
홍익대학교 기계시스템공학실험 LabView를 이용한 DC모터 속도제어 실험 보고서

나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 직접회로화 되어 있다. PCM통신에서는 아날로그디지털 변환기를 엔코더라 한다.4) VI(Virtual Instrument ... 의 VI코드와 논리흐름을 공부했고, 전체 회로 구성에 대하여 알아보았다.1. 실험 목적본 실험의 목적은 DC모터의 회전수 측정원리를 이해하고, PC를 사용하여 데이터처리를 수행 ... 를 들면 5를 나타내는 입력 단자에만 ‘1’이라는 신호를 주면 5=2^2+20=4+1로 2^2와 20을 나타내는 2개의 출력단자에 ‘1’출력을 발생한다. 다이오드 메트릭스 게이트

리포트 | 6페이지 | 2,000원 | 등록일 2017.02.23

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

Binary decoder의 진리표와 논리회로를 나타내면 다음과 같다.출력회로는 출력bit와 동일한 개수의 AND게이트를 사용하여 각 minterm함수를 구현함으로써 만들 수 있 ... bit 비교기를 코딩하는 데에는 위에 나타난 회로처럼 게이트들을 사용하여서 논리회로를 구성하는 코드를 작성할 수도 있다. 하지만 그 경우 4bit에서는 수없이 많은 게이트들이 사용 ... FPGA를 이용한 디지털시스템 설계 REPORTMUX , Decoder , Comparator 설계1. 실험목표이번 실험의 목표는 4-to-1 MUX , 2-to-4 Binary

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계결과보고서

을 슬레이브라 한다3. 한 개의 클럭 펄스가 동시에 마스터와 슬레이브를 동작시키도록 연결되어 있다4. 슬레이브쪽에는 NOT 게이트가 한개 삽입되어 있다5. 클럭펄스가 1로 될 때는 마스터 ... 실험의 핵심으로서 edge triggered flip flop은 게이트 상호간의 작은 delay 차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력이 변화 ... .Positive edge triggered master-slave D flip flop의 Digital 회로도를 구현.(진리표 및 time analysis 작성)3.TTL chip 을 이용

리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
디지털실험 설계1 예비 7447소자의 등가회로 설계

는 오직 단 한가지 기능만을 위한 회로이다. 원하는 논리함수를 위한 최소한의 게이트를 설계한다.N개의 입력이 AND Array로 입력되서 필요한 항을 만들고 그 항들이 OR Array ... 디지털 실험 예비보고서설계 1. 7447소자의 등가회로 설계실험 목적1.디코더와 PLA, ROM 에 대해 이해하고 목적에 맞는 회로를 구성한다.2.SN7447(BCD to 7 ... 을 선택하는데 사용되는 7개의 출력을 가지고 있으며, 디코더의 7개 출력(a~g)은 아래의 표와 같고 이는 7-세그먼트의 입력이 된다. 7개의 입력에 대한 논리함수를 구해보면 다음

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
논리회로실험 5주차 예비보고서

하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론1) Verilog HDL란?? 단순 논리 게이트나 플립플롭과 같은 기본적인 소자에서부터 제어회로, 통신용 모뎀 ... , 마이크로프로세서 등에 이르기까지 디지털 시스템의 설계 및 검증에 사용되도록 계발된 하드웨어 기술 언어이다.? 소프트웨어 프로그래밍 언어와 다르게 하드웨어 설계에 적합한 언어 ... 요소들을 가지며, 디지털 하드웨어를 여러 계층 레벨에서 표현하고 검증할 수 있다.? HDL (Hardware Description Language)하드웨어 기술 언어로서 VHDL

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
디지털 공학 및 실습 예비레포트(6주차)

디지털 공학 및 실습 예비레포트(6주차)1. 실험 제목 : 드모르간의 정리2. 실험 목표 : 회로를 구성하여 논리식을 구하고 드모르간의 법칙을 적용하여 이해도를 높인다.3. 사용 ... , Y의 이론 값과 논리식을 구하여 기록하고, 실험을통하여 출력 X와 Y를 측정하여 표에 기록하여라.*예상결과첫 번째 실험은 그림 (a)는 인버터에 OR게이트를 연결하여 출력 값 ... 을 얻는데 회로도를 보고 구한 논리식 X = A’ + B’ 이다. 그리고 그림 (b)는 NAND게이트 하나로 출력 값을 얻는데 논리식Y = (AB)’ 이다. 이 논리식으로 얻은 이론

리포트 | 6페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
판매자 표지

실험13 CMOS-TTL interface 예비보고서

이란?☞ TTL이란 디지털 회로에서 사용되는 각종 논리 소자 중, 입력과 출력을트랜지스터를 해서 받고 출력 또한 트랜지스터를 통해 하는 소자를 말한다.이름이 74xxx의 형태를 취하 ... Logic)소자는 디지털 회로에서 사용되는 각종 논리용 소자 중에서, 입력을 트랜지스터로 받아들이고, 출력 또한 트랜지스터로 내보내는 소자를 말한다. TTL IC의 명칭은 74xxxx ... 면 p-channel FET 는 off되고, n-channel FET가 on 되므로 출력은 low가 되고, 이 때 두 개의 FET 중 하나는 항상 off 되므로 CMOS 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
실험6. 반가산기와 전가산기 예비

실 험 목 적◎ 반가산기와 전가산기의 원리를 이해한다.◎ 가산기를 이용한 논리회로의 구성능력을 키운다.□ 이 론2진수 체계는 모든 디지털 시스템의 기초이다. 디지털 회로 ... (Carry=1)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타낸다. 따라서 exclusive-OR 게이트는 때때로가산기라 불린다 ... 에서는 모든 연산 동작이 2진수를 사용하도록 구성되어 진다. 두 개의 2진 digit A와 B의 가산에는 다음과 같은 4개의 2진 가산 법칙이 있다.AB덧셈 결과000011101111

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
판매자 표지

컴퓨터 네트워크 연습문제 풀이

1장 디지탈 논리 회로2) 세 변수 XOR(홀수) 함수에 대한 진리표를 만들어라.x = A‘ B' C'ABCABABCx00 ... 으로 간소화하여라. 또 (a)AND-OR게이트들을(b)NAND-게이트들을 이용하여 논리도를 그려라.F(A,B,C,D) = ∑(0,2,8,9,10,11,14,15)12)네 변수 맵 ... 을 이용하여 다음 부울식을 합의 곱 형식으로 간소화하여라. 또(a)OR-AND게이트들을 (b)NOR게이트들을 이용하여 논리도를 그려라.F(w,x,y,z) = ∑(2,3,4,5,6,7

시험자료 | 3페이지 | 3,000원 | 등록일 2015.04.24

다운로드 장바구니
[논리게이트]논리게이트의 개요, 논리게이트와 기본논리게이트, 논리게이트와 다이오드논리게이트, 논리게이트와 트랜지스터논리게이트, 논리게이트와 게이트구현, 논리게이트와 범용게이트

Morgan) 정리드모르간의 제 1법칙 : (A+B)' = A'?B'드모르간의 제 2법칙 : (A?B)' = A' + B'Ⅱ. 논리게이트와 기본논리게이트디지털 시스템은 0과 1의 두 가지 ... 논리게이트의 개요, 논리게이트와 기본논리게이트, 논리게이트와 다이오드논리게이트, 논리게이트와 트랜지스터논리게이트, 논리게이트와 게이트구현, 논리게이트와 범용게이트 분석Ⅰ. 논리 ... 게이트의 개요1. 기본적인 논리게이트2. 응용한 게이트1) 논리곱(AND)2) 논리합(OR)3) 논리부정(NOT)4) 배타적 논리합(EXCLUCIVE OR)3. 부울 대수1) 불

리포트 | 8페이지 | 5,000원 | 등록일 2013.02.24

다운로드 장바구니
실험1기본논리게이트 결과보고서

실 험 (1)1주. 기본 논리 게이트[결과 보고서](1) 2입력 AND, OR, NAND, NOR, XOR 게이트입력ANDORNANDNORXORAB전압논리전압(V)논리전압(V ... .9691114.988V14.98810.1700.1300.0030(2) NAND 및 NOR 게이트의 응용입력출력AB회로 (f)회로 (g)전압(V)논리전압(V)논리000.20900 ... .1760013.49810.1750103.49910.1740113.51613.71(3) 다른 소자에 의한 XOR 게이트의 구성입력출력AB회로 (h)회로 (i)회로 (j)전압(V)논리

리포트 | 4페이지 | 1,000원 | 등록일 2012.12.21

다운로드 장바구니
부울대수의정리

Design, (Alan B.Marcovitz). Ch22) 디지털 논리회로 설계 – Verilog 기초, (김종수 외 6명), Ch23) www.google.com image-searching ... 실험예비보고서 – 부울대수의 정리1. 실험 목적1) 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.2) 부울대수식을 이용한 논리회로의 간략화 및 ... 논리식 표현을 익힌다.3) 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.2. 기본 이론1849년 George Boole은 논리적 사고와 추론을 대수학적으로 표현

리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기