"디지털논리게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 and or not 게이트 전전설2 디지털 hdl설계 nand게이트 컴활1급 필기 디지털논리설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리게이트" 검색결과 941-960 / 1,915건

디지털도어락 만들기 프로젝트 결과보고서.

실험디지털 도어락 Project결과 수행 보고서학번이름학과전기전자과담당 조교님제출일제출일자 :●목차●Ⅰ. project 계획------------------------------ ... 하였고, , 초기 계획엔 없던, D플립플롭을 추가하여 불을 표시 할 수 있도록 사용하였다.< 2주차에 만든 논리 회로도 by Logic works >다시 한번 설명하면 BCD-to-7s ... egment 복호기 7447로 들어간 숫자를 구분해주기 위해AND게이트와 NOT 게이트를 이용해 번호에 적합한 숫자가 입력될시 출력값을 1으로 해주고, 나온 출력값들을 AND 게이트

리포트 | 9페이지 | 4,000원 | 등록일 2014.11.04

다운로드 장바구니
디지털 공학 및 실습 예비레포트(5주차)

디지털 공학 및 실습 예비레포트(5주차)1. 실험 제목 : 부울대수2. 실험 목표 : NOT, AND, OR Gate를 이용하여 NAND를 구성하여 회로이해도를 높인다.3. 실험 ... 를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력X, Y, Z의 논리 값을 측정하여 기록하고 논리식을 구하여라.*결선도**예상결과그림 (a)의 경우 회로도를 보고 나온 ... 법칙에 의해서 AB+AB가 되는데 부울대수 기본정리에 의해서 AB가 되게 된다. 이것은AND게이트 논리식과 같은데 예상되는 출력 값은 0, 0, 0, 1이 되게 된다. 마지막

리포트 | 5페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
다이오드논리회로

이 생긴다.논리게이트도 하나의 독립된 시스템으로서 부하를 구동하는 능력을 가져야 하며, 부하를 구동하기 위해서는 적절한 전류를 흘려야 한다. 즉, HIGH 출력에서는 공급 전류 ... 을 받는다. 게다가 다이오드 차단전압 로 인해 A에서 3V전위를 인가하여도 X에는 0.6V 낮은 2.4V가 되므로, 여러 단을 계속 다이오드 논리 게이트를 연결 할 경우 HIGH ... 다이오드 논리회로1. 실험 목적반도체 다이오드의 스위치 특성을 공부한다.다이오드를 이용하여 AND, OR 논리를 실현한다.다이오드 논리회로의 문제점을 고찰한다.2. 실험부품 및

리포트 | 4페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차예비

Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE ... 하여 원하는 게이트를 구현하기 위해서 project 파일을 HDL로 설정하여 생성한다.2. text file로 생성Project 파일과 마찬가지로 원하는 게이트를 그려서 구현하지 않 ... 에서 볼 수 있듯이 up과 down의 xor논리로 되어있음을 알 수 있다. 둘 중 하나라도 신호가 가면 clk 신호로 인지하도록 하여 always 문에는 총 두 개의 비동기식 신호

리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[VerilogHDL] CLA를 이용한 16bit 산술논리장치(ALU) 설계

디지털설계고속가산기(CLA)를 활용한16bit 산술논리장치(ALU) 설계목 차설계개요개념설계회로구현결과검토■ 설계개요고속가산기를 활용하여 8가지 연산(덧셈, 뺄셈, +1증가, ... -1감소, 보수, 논리곱, 논리합, 전달)을 수행하는 산술논리장치;ALU(Arithmetic Logic Unit)를 제작한다.모든 모듈은 Quartus II를 이용 게이트 레벨 ... 3술논리장치는 4bit 산술논리장치를 4개를 연결하여 설계한다.([그림 3])■ 회로구현게이트레벨구조의 CLA를 이용한 16bit ALU 코드//-------------------

리포트 | 6페이지 | 3,500원 | 등록일 2015.08.02

다운로드 장바구니
직접회로의 종류에 대하여

되던 구조설계가 가능1.3.3 디지털 논리계열? 디지털 논리회로는 집적 회로로 만들어지는 경우가 보통이다.? 논리계열 - 디지털 집적 회로의 게이트에 대한 분류는 논리적 연산 ... 1.3 직접회로1.3.1 개요? 디지털 회로 - 직접회로로 구현? 직접 회로 - 디지털 게이트의 기능을 수행하는 전자소자를 포함하는 작은 실리콘 반도체 크리스털로서 칩(chip ... 적 소자 : MSI - 단위 패키지 내에 대략 10에서 100개의 게이트를 내장한 복잡한 구조.- 특정 디지털함수, 디코더, 가산기, 레지스터로서의 기능을 수행한다.(3) 대규모 집

리포트 | 1페이지 | 1,000원 | 등록일 2011.06.01

다운로드 장바구니
정보기술과 분류의 미래

1. 정보기술과 분류의 미래정보기술의 발전은 정보자료의 디지털화, 도서관 업무의 자동화를 가져왔으며 이는 분류와 목록의 미래에 대한 비관적 견해를 주장하는 근거로 작용하고 있 ... 화되게 함으로써 분류 ? 목록을 경시하는 풍조마저 조성하고 있다. 그러나 이러한 디지털 자료들도 조직되어야 할 필요가 있으며 인쇄자료의 고유특성을 무시할 수는 없는 일이기에 인쇄자료 ... 와 디지털 자료는 미래에도 공존 할 것이다. 더욱 멀리 본다면 분류 체계에 의해 조직된 정보자원들은 정보검색을 위한 베이스로 제공되어 상호참조를 가능하게 하여 분류체계가 훌륭

리포트 | 4페이지 | 1,000원 | 등록일 2014.04.28

다운로드 장바구니
가산기,감산기 회로 실험(예비)

? 실험 제목 : 가산기?감산기 회로 실험? 실험 일자 : 2011년 9월 20일 화요일? 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 가산기와 감산기의 통합 ... (carry) 출력 C를 얻는 논리회로를 반가산기라 한다.S = A'B + AB‘ = ABC = A?B입력신로출력신호A(피가수)B(가수)S(합)C(자리올림수 ... )*************101- 참고문헌 : Fundamentals of Digital Logic with Verilog Design, Stephen Brown(2002)- 전가산기(FA : full

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
제2 의 기계시대 서평

로더데일 역시 경제는 디지털 봉토를 창출했으며 이를 GDP에 추가시키는데 성공한 억만장자들이 맨 윗자리를 차지해버린 반면 공적인 부는 훨씬 더 줄어들었다고 언급하였다. 한계비용없이 재 ... 다.기술 덕분에 더 풍요로운 세계에서 살 수 있는 것은 사실이고 계속해서 그 혜택을 누리고 있다. 하지만 마찬가지로 소득불평등과 같은 격차역시 벌어지고 있다. 우선, ‘강한 풍요’논리 ... 한다. 이 우려는 현재의 한국사회에서도 잘 찾아 볼 수 있다. 최근 많은 논란을 일으키고 있는 최순실게이트에서 미르재단 K스포츠 재단은 SK 삼성 아모레퍼시픽 롯데 등 다수의 대기업

리포트 | 4페이지 | 1,000원 | 등록일 2017.08.10

다운로드 장바구니
아주대 논회실 실험8 예비보고서

로 되돌아가는 것이다. 카운터라고 이름이 붙은 이유는, 클럭펄스를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이기 때문이다. 카운터가 카운트한 이진수나 이진화 십진수 ... 동작에 관해 실험하고 그 동작원리를 이해2. 실험이론1) 카운터(counter): 레지스터와 게이트로 구성되어서 순서에 따라서 일정한 출력이 나오고, 일정한 주기가 되면 원래 상태 ... 는 카운터이다. 이 카운터를 이용해 0부터 9까지 세는 BCD 카운터를 설계하면 밑에 있는 그림과 같다. 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자

리포트 | 5페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
Term Project (7세그먼트 실험) 보고서

때 불이 들어오는 것은 공통 GND를 이용하는 Common Cathode 방식이다. 자세한 내부 구조는 그림 (b)와 같다.2) 디코더디코더(Decoder)는 디지털 조합 논리회로 ... 한다.② 출력 신호의 논리식을 카르노 맵을 이용하여 간소화 한다.③ 간소화된 논리식과 논리 게이트를 이용하여 논리회로를 설계한다.④ 논리회로를 브레드보드에 연결하고, 결과를 관찰한다.4 ... 었으나 대체적으로 양호한 모습을 보였다. 앞에 있는 진리표나 시뮬레이션 결과와 비교해 보면 우리조의 실험 결과와 일치함을 알 수 있다. 우리는 논리 게이트를 사용하여 회로를 구성했기 때문

리포트 | 13페이지 | 2,000원 | 등록일 2013.05.07

다운로드 장바구니
디지털실험1-디지털 논리 소자 결과레포트

◈ 1장. 디지털 논리소자-결과 레포트-2조 2008065321권태영1. 실험 결과 및 정리○ 실험 2의 결과를 기입하라.A=1 B=1 일 때의 실험사진A=1 B=1 일 때 ... 를 제외하고는 전부 4.6∼7V 정도로 측정 되었다. 이를 통해 OR 게이트는 두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트로서 논리합을 나타내고, 출력은 입력 ... .V inV out0110실험은 하지 않았으나 NOT게이트 특성 상 0->1 이고 1->0으로 바뀐다는 것을 알고 있다.○ 실험 3의 결과를 기입하라.ABVout

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
2장 . 디지털 논리회로 개론 . 결과보고서

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... . 기기 및 디지털소자 리스트? 실험용 기기의 리스트- 파워서플라이- 디지털멀티미터- 오실로스코프? 디지털소자의 리스트- 다이오드- 저항 : 4.7k, 1k- NPN트랜지스터4. 실험 ... ? 회로구성도회로 종류회로 사진AND gateOR gateNOT gateNAND gateNOR gate? 실험결과- AND gateinput오실로스코프디지털 멀티미터ABLowLow

리포트 | 11페이지 | 1,500원 | 등록일 2013.10.16 | 수정일 2013.10.19

다운로드 장바구니
6장 인코더와 디코더, 7장 멀티플렉서와 디멀티플렉서

의 데이터 선택선은 한 번에 한 게이트만 ENABLE 시켜 데이터 입력선으로 입력된 데이터를 출력한다.그림 7.4 1×4 디멀티플렉서 논리 회로 ... (Multiplexer)멀티플렉서는 여러 곳의 소스로부터 입력되는 데이터(디지털 정보) 중에서 하나를 선택하여 하나의 출력 단으로 보내는 장치이다. 이를 위하여 기본적인 멀티플렉서는 여러 ... 의 선택선으로 구성되어 있는데, 이 선택선의 비트 조합에 의하여 어느 입력이 선택될 것인가를 결정한다.그림 7.1은 4×1라인 멀티플렉서를 논리기호로 나타낸 것이다. 4개의 입력

리포트 | 8페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
디지털실험 10 결과 4-phase clock 발생기

디지털 실험 결과보고서실험 10. 4-phase clock 발생기실험 결과1. 처럼 회로를 만들고, 클럭 입력에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 Q _{A ... 고 주파수가 클락의 반, 50Hz의 결과를 측정했다. 각각의 결과는 전압이기 때문에 OR게이트를 쓰지 않고도 사진처럼 측정 되었는데 다른 경우에는 OR게이트나 다른 게이트를 쓰는 것 ... 이 나타나도록 의 회로를 변화시키고 측정하라.고찰 & 고찰문제1. Q _{B},Q _{A},CLK의 표현으로 φ1,φ2,φ3,φ4에 대한 논리방정식은 실험 2의 결과에서 다루었다.

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
실험6. 반가산기와 전가산기 결과

실 험 목 적◎ 반가산기와 전가산기의 원리를 이해한다.◎ 가산기를 이용한 논리회로의 구성능력을 키운다.□ 실 험 개 요 및 이 론2진수 체계는 모든 디지털 시스템의 기초이 ... 다. 디지털 회로에서는 모든 연산 동작이 2진수를 사용하도록 구성되어 진다. 두 개의 2진 digit A와 B의 가산에는 다음과 같은 4개의 2진 가산 법칙이 있다.AB덧셈 결과 ... 000011101111(Carry=1)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타낸다. 따라서 exclusive-OR 게이트

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
워드1급 필기 핵심요점정리

이나 사진 등의 영상(Image) 정보를 디지털 그래픽 정보로 변환해 주는 장치디지털 카메라촬영된 영상을 필름에 기록하지 않고, 전자 데이터로 변환시켜 스마트 미디어 카드나 플래시 메모리 ... , 글성명을 표시하는 것- 행정전자서명 : 기안- 검토- 협조- 결재권 자의 신원과 전자문서의 변경여부를 확인할 수 있도록 전자문서에 첨부되거나 논리적으로 결합된 전자적 형태의 정보 ... 장치로, 각 회선을 통합적으로 관리함리피터(Repeater)거리가 증가할수록 감쇠하는 디지털 신호의 장거리 전송을 위해서 수신한 신호를 재생시키거나 출력 전압을 높여 전송

시험자료 | 18페이지 | 1,500원 | 등록일 2017.05.30

다운로드 장바구니
2장 논리회로와 간략화 실험결과 및 3장 오픈컬렉터와 3상태 버퍼

실험 2. 논리회로의 간략화 결과 레포트(a) NOT 게이트PSPICE 시뮬레이션 결과*실험결과*AY0110(b) AND 게이트PSPICE 시뮬레이션 결과*실험결과*ABY ... 000010100111(c) OR 게이트PSPICE 시뮬레이션 결과*실험결과*ABY000011101111(d) NOR 게이트PSPICE 시뮬레이션 결과*실험결과*ABY ... 001010100110(a) NOT 게이트PSPICE 시뮬레이션 결과*실험결과*AY0110(b) OR 게이트PSPICE 시뮬레이션 결과*실험결과*ABY000011101111(c) AND 게이트

리포트 | 10페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
디지털실험 - 실험 12. 쉬프트 레지스터 예비

시키는 쉬프트 레지스터로도 사용할 수 있다.레지스터는 디지털 시스템에서 매우 중요한 논리블럭이다. 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고 각 플립플롭의 출력 ... 하여라.3. 문제1) 좌/우 쉬프트 레지스터의 회로를 구성하라.NOT 게이트의 구성 유/무에 따라 좌/우 쉬프트 레지스터 회로를 구성할 수 있다.예비보고서 1) Latch ... 정보를 집어넣는 동작을 로드(load)한다고 한다. 즉 클럭펄스의 정(正) 에지에서 입력정보가 로드되고, 그외의 구간에서는 레지스터의 내용이 변하지 않는다. 대부분의 디지털 시스텝

리포트 | 19페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
디지털로직실험 12장 멀티플렉서를 이용한 조합 논리

아닌가 라는 생각을 해본다. 멀티플렉서를 이용하면 복잡한 논리 회로를 구성할 때 여러 가지 게이트를 쓰지 않고, 멀티플렉서를 사용하여 그에 맞게 선택만 해주면 되기에 좀 더 회로 ... ) 또는 address(주소) 입력이라고 하는 추가 논리 신호에 의해 결정된다.그림 12-1멀티플렉서(MUX)와 디멀티플렉서(DMUX)는 디지털 논리 응용에서 많이 사용하는 장치이 ... 실험12멀티플렉서를 이용한 조합 논리● 실험 목표□ 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.□ N-입력 멀티플렉서를 사용하여 2N개의 입력을 갖는 진리

리포트 | 8페이지 | 4,500원 | 등록일 2013.06.22 | 수정일 2021.02.02

다운로드 장바구니

이전10개 43 44 45 46 474849 50 51 52 다음10개

파워링크

신청하기